计算机组成原理实验报告 存储器和总线实验.doc

计算机组成原理实验报告 存储器和总线实验.doc

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第 PAGE 2 页 共 NUMPAGES 2 页 第 PAGE 1 页 共 NUMPAGES 1 页 西华大学数学与计算机学院实验报告 课程名称:计算机组成原理 年级:2011级 实验成绩: 指导教师:祝昌宇 姓名:蒋俊 实验名称:存储器和总线实验 学号:312011080611118 实验日期:2013-12-15 一、目的 熟悉存储器和总线的硬件电路 二、实验原理 (1)存储器和总线的构成 1、总线由一片74LS245、一片74LS244组成,把整个系统分为内部总线和外部总线。二片74LS374锁存当前的数据、地址总线上的数据以供LED显示。(如图1) 图1 总线布局图 2、存储器采用静态RAM(1片6264) 3、存储器的控制电路由一片74LS32和74LS08组成。(如图2) 图2 存储器控制电路布局图 (2)存储器和总线的原理 1.总线的原理:由于本系统内使用8根地址线、8根数据线,所以使用一片74LS245作为数据总线,另一片74LS244作为地址总线(如图3)。总线把整个系统分为内部数据、地址总线和外部数据、地址总线,由于数据总线需要进行内外部数据的交换,所以由BUS信号来控制数据的流向,当BUS=1时数据由内到外,当BUS=0时数据由外到内。 图3 总线单元 2.由于本系统内使用8根地址线、8根数据线,所以6264的A8~A12接地,其实际容量为256个字节(如图4)。6264的数据、地址总线已经接在总线单元的外部总线上。存储器有3个控制信号:地址总线设置存储器地址,RM=0时,把存储器中的数据读出到总线上;当WM=0,并且EMCK有一个上升沿时,把外部总线上的数据写入存储器中。为了更方便地编辑内存中的数据,在实验机处于停机状态时,可由监控来编辑其中的数据。 图4 内存单元原理图 三、使用环境 计算机组成原理实验箱 四、实验步骤 (一)存储器的写操作 把内部地址总线AJ1(8芯的盒型插座)与CPT-B板上二进制开关单元中的J3插座相连(对应二进制开关H0~H7),把内部数据总线DJ8与CPT-B板上的J2插座相连(对应二进制开关H8~H15)。 把EMCK连到脉冲单元的PLS1,WC、RC、BUS接入二进制的开关中(请按下表接线)。 信号定义 接入开关位号 EMCK PLS1孔 WM H22孔 RM H21孔 BUS H21孔 按启停单元中的运行按钮,置实验机为运行状态。 二进制开关H0~H7作为地址(A0~A7)输入,置55H(对应开关如下表) H7 H6 H5 H4 H3 H2 H1 H0 数据总线值 A7 A6 A5 A4 A3 A2 A1 A0 8位数据 0 1 0 1 0 1 0 1 55H 置各控制信号如下: H22 H21 WM RM、BUS 0 1 按脉冲单元中的PLS1脉冲按键,在EMCK上产生一个上升沿,数据从内部数据总线流向外部数据总线,将数据66H写入地址为55H的存储单元。 (二)读存储器的数据到总线上 保持刚做的实验中电源开启和线路连接不变,只拔掉内部数据总线DJ8与CPT-B板上二进制开关单元中的J2插座相连(对应二进制开关H8~H15)的连接。 按启停单元中的运行按钮,置实验机为运行状态。 二进制开关H0~H7作为地址(A0~A7)输入,置55H(对应开关如下表) H7 H6 H5 H4 H3 H2 H1 H0 数据总线值 A7 A6 A5 A4 A3 A2 A1 A0 8位数据 0 1 0 1 0 1 0 1 55H 置各控制信号如下: H22 H21 WM RM、BUS 1 0 按脉冲单元中的PLS1脉冲按键,在EMCK上产生一个上升沿,数据从外部数据总线流向内部数据总线,将存储器55H单元的内容输出,应该为刚做实验中写入的数据66H。此时数据总线上的LED指示灯IDB0~IDB7显示结果为66H。 五、总结 通过这次实验我熟悉了存储器和总线的硬件电路,意识到在实验中连接线路是相当重要的一步,线路连接出错导致数据写入不正确,影响实验的结果,在这次实验连线过程中我自己总结了避免出错的方法,就是在接线图上将已经连接好的部分作上记号,连接完后在检查一遍各个分区的条数是否和实验接线图上的一样,如果一样距可以进行下面的实验步骤,就算出错了,改起来也容易多了。通过本次实验提高了我的动手能力,并且对存储器和总线的结构有了更深的了解。

文档评论(0)

151****0181 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档