体硅cs结构中的锁效应分析.docxVIP

体硅cs结构中的锁效应分析 1 发展中的锁效应 由于nmos集成电路和双极端电路的高工作负载和高安装密度，cmos电路得到了迅速发展。CMOS集成电路具有功耗低、噪声容限大的优点,在给定的封装内可容纳更多的电路,目前CMOS集成电路的封装密度已达到了上亿只晶体管的程度,使它成为数字电路、模拟电路以及同一芯片上构成数字、模拟组合电路的首选技术。在当今CMOS成为VLSI关键工艺的同时,隐含于体硅CMOS(指在硅衬底上制作的CMOS)结构中的闩锁效应,则成为至关重要的问题。随着器件尺寸的不断缩小,这个问题更加突出。 闩锁效应产生于体硅CMOS结构所固有的寄生双极型晶体管,这些晶体管会被许多方式所激活。而且,随着CMOS工艺尺寸的按比例缩小和电路延迟时间的缩短,各种引起激活的因素将逐渐增强,在一定的条件下,这些被激活的晶体管将决定电路的性能,但是若采用适当的加工工艺和版图设计,CMOS芯片可工作在相对苛刻的条件下而不会出现闩锁现象。 2 横向偏置结锁行为 在体硅CMOS结构中,CMOS工艺既要形成N沟MOS晶体管,又要形成P沟MOS晶体管,这就需要有N型和P型两种衬底材料。制作器件时,通常是将一种导电类型的硅园片作为原始衬底,例如P型衬底,然后在其上形成N型衬底(即N阱),再用离子注入的方法,在N阱上形成P沟MOS晶体管,以及在P型衬底上形成N沟MOS晶体管,如图1所示。不幸的是,这样