原创力文档- 1、本文档共39页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术与VHDL设计
（第3版）;第4章 原理图与基于IP核的设计;4.1 Quartus Prime设计流程;4.2 Quartus Prime原理图设计;1 半加器原理图设计输入;1 半加器原理图设计输入;1 半加器原理图设计输入;1 半加器原理图设计输入;1 半加器原理图设计输入;1 半加器原理图设计输入;1 半加器原理图设计输入;1 半加器原理图设计输入;2 1位全加器设计输入;2 1位全加器设计输入;3 1位全加器的编译;3 1位全加器的编译;4 1位全加器的仿真;4 1位全加器的仿真;4 1位全加器的仿真;4 1位全加器的仿真;4 1位全加器的仿真;5 1位全加器的下载;5 1位全加器的下载;4.3 用IP核设计计数器;用LPM_COUNTER设计模24方向可控计数器;用LPM_COUNTER设计模24方向可控计数器;用LPM_COUNTER设计模24方向可控计数器;Save IP Variation对话框;用LPM_ROM模块实现4×4无符号数乘法器;用LPM_ROM模块实现4×4无符号数乘法器;用LPM_ROM模块实现4×4无符号数乘法器;4.5 SignalTap II的使用方法;调入待测信号;SignalTap II参数设置窗口;SignalTap II数据窗口显示的实时采样的信号波形;编译器设置;查看Design Assistant报告;资源优化建议（Resource Optimization Advisor）;基于Quartus Prime软件，采用原理图设计方式，使用D触发器设计一个2分频电路；并在此基础上，设计一个4分频和8分频电路并进行仿真。
基于Quartus Prime软件，采用原理图设计方式，用74161设计一个模
10计数器，并进行编译和仿真。
基于Quartus Prime软件，用74161设计一个模99计数器，个位和十位都采用8421BCD码的编码方式，分别用置0和置1两种方法实现，完成原理图设计、输入、编译、仿真和下载整个过程。
基于Quartus Prime软件，用7490设计一个模71计数器，个位和十位都采用8421BCD码的编码方式设计，完成原理图设计输入、编译、仿真和下 载的整个过程。
文档评论（0）