数字电路第四章答案.docx

数字电路第四章答案 【篇一：数字电路答案第四章 时序逻辑电路 2】 p=1，输入信号 d 被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出 q?d，q=d；当锁存命令 cp 出现上升沿，输入信号 d 被封锁。 根据上述分析，画出锁存器输出 q 及 q 的波形如习题 4.3 图（c）所示。 习题 4.4 习题图 4.4 是作用于某主从 jk 触发器 cp、j、k、 rd 及 sd 端的信号波形图，试绘出 q 端的波形图。 解：主从 jk 触发器的 rd、且为低有效。只有当 rd?sd?1 sd 端为异步清零和复位端， 时，在 cp 下降沿的作用下，j、k 决定输出 q 状态的变化。q 端的波形如习题 4.4 图所示。 习题 4.5 习题 4.5 图（a）是由一个主从 jk 触发器及三个非门构成的“冲息电路”， 习题 4.5 图（b）是时钟 cp 的波形，假定触发器及各个门的平均延迟时间都是 10ns，试绘出输出 f 的波形。 cp f cp 100ns 10ns q （a） f 30ns 10ns （b） （c） 习题 4.5 图 解：由习题 4.5 图（a）所示的电路连接可知：sd?j?k?1，rd?f。当 rd?1 时，在 cp 下降沿的作用下，且经过 10 ns，状态 q 发生翻转，再经过 30ns，f 发生状态的改变，f?q。rd?0 时，经过 10ns， 状态 q=0。根据上述对电路功能的分析，得到 q 和 f 的波形如 习题 4.5 图（c）所示。 习题 4.6 习题 4.6 图（a）是一个 1 检出电路，图（b）是 cp 及 j 端的输入波形图，试绘出 rd 端及 q 端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意 cp=1 时主触发器的存储作用）。 cp j （a） q d （c） cp j （b） 习题图 解：分析习题 4.6 图（a）的电路连接：sd?1, k?0,rd?cp?q；分段分析习题 图（b）所示 cp 及 j 端信号波形。 cp=1 时，设 q 端初态为 0，则 rd?1。j 信号出现一次 1 信号， 即一次变化的干扰，且 k=0，此时 q 端状态不会改变； cp 下降沿到来，q 端状态变为 1，rd?cp，此时 cp=0，异步清零信号无效； （3）cp 出现上升沿，产生异步清零信号，使 q 由1 变为 0，在很短的时间里 rd 又恢复到 1； （4）同理，在第 2 个 cp=1 期间，由于 j 信号出现 1 信号，在 cp 下降沿以及上升沿到来后，电路 q 端和 rd 端的变化与（2）、（3） 过程的分析相同，其波形如习题 4.6 图（c）所示。 结论：该电路可以实现 1 信号的检出功能。 习题 4.7 习题 4.7 图（a）是用主从 jk 触发器构成的信号检测电路， 用来检测 cp 高电平期间 ui 是否有输入脉冲，若 cp、ui 电压如习题 图（b）所示，试画出输出电压 uo 的波形。cp ui （b） （a） q （c） ui cp uo 习题 4.7 图 解：分析习题 4.7 图（a）的电路连接：k?1,分析习题 4.7 图（b） 给定的信号波形。 j?ui,rd?cp?uo,uo?q；分段 cp=1 时，设 q 端初态为 0，则 rd?1。ui 信号出现一次 1 信号， 即一次变化的干扰，且 k=1，此时 q 端状态不变； cp 下降沿到来，q 端状态由 0 变为 1，rd?cp，此时 cp=0， 异步清零信号无效； cp 出现上升沿，异步清零信号有效，使 q 端由 1 变为 0，当q 变为 0 后， rd 又恢复为 1； 同理，在以后的 cp=1 期间，ui 信号出现一次 1 信号，在 cp 下降沿以及上升沿到来后，电路 q 端和 rd 端的变化与（2）、（3） 过程的分析相同，其波形如习题 4.7 图（c）所示。 习题 4.8 习题 4.8 图（a）是由一个维持阻塞 d 触发器及一个边沿 jk 触发器构成的电路，图（b）是输入信号，试绘出 q1 及 q2 的波形。解：分析习题 4.8 图（a）的电路连接：该电路是同步电路，由 d 触发器和 jk 触发器组成，d 触发器的 d 端接外部输入信号，jk 触发器 j 端与 d 触发器的 q 端相连，且 k=1。 输出波形分析如习题 4.8 图（c）所示。 习题 4.9 试利用触发器的特征方程式写出习题 4.9 图（a）、（b）、 中各触发器次态输出 qn+1 与现态 qn 和 a、b 之间的逻辑函数式。 d 2 2 cp d d （a） cp d d （b） q1 q2 （c） d 习题 4.8 图q （a） （b） （c） 习题 4.9 图 解：习题 4.9 图（a）由 d 触发器组成，d 触发器的特征方