数字逻辑与部件设计-数字模块+3.pptxVIP

Chapter 5数字模块-3数字逻辑 与 部件设计Digital Logic Component Design 5.6.1 Programmable Logic Array (PLA) 可编程逻辑阵列5.6.2 Programmable Array Logic (PAL) 可编程阵列逻辑5.6.3 Sequential Programmable Devices 时序可编程器件Contents2 3可编程逻辑阵列 PLAPLA与PROM不同：PROM与阵列固定（译码器） PLA与阵列可编程，但没有对所有变量译码相似：或阵列可编程缓冲器+反相器原变量、反变量?尽可能减少使用乘积项典型PLA: 16个输入48个乘积项8个输出与门数量少！与门可以共享 4PLA 编程表?1：原变量形式0：反变量形式T：原变量C：反变量 5练习：用PLA实现下面布尔函数 5.6.1 Programmable Logic Array (PLA) 可编程逻辑阵列5.6.2 Programmable Array Logic (PAL) 可编程阵列逻辑5.6.3 Sequential Programmable Devices 时序可编程器件Contents6 7PAL可编程阵列逻辑与阵列可编程、或阵列固定 8PAL可编程阵列逻辑与阵列可编程、或阵列固定典型的PAL：8个输入8个输出8个部分PAL的乘积项不能在两个或两个以上的或门间共享 9PAL设计举例将4个函数分别化简，直到使用的乘积项最少： 10PAL设计举例PAL编程表 11PAL设计举例PAL编程表 5.6.1 Programmable Logic Array 可编程逻辑阵列5.6.2 Programmable Array Logic 可编程阵列逻辑5.6.3 Sequential Programmable Devices 时序可编程器件Contents12 时序可编程器件包含：门、触发器。时序(简单)可编程逻辑器件(SPLD)复杂可编程逻辑器件(CPLD)现场可编程门阵列(FPGA)13时序可编程器件 SPLD：PAL+D触发器宏单元：SPLD的一部分A typical SPLD contains 8-10 macrocells14① SPLD时序(简单)可编程逻辑器件基本宏单元逻辑结构 15Altera公司Classic系列特 性EP610EP910EP1810可用门300450900宏单元162448最大用户I/O引脚223864可编程宏单元+可编程内部连线+可编程I/O 16EP610宏单元 在CPLD中，可编程开关矩阵连接PLDs每个典型的PLD包括8～16个宏单元如果该宏单元中的乘积项没有被使用，可被邻近的宏单元使用。17② CPLD复杂可编程逻辑器件 18Altera公司的CPLD (EP610器件结构) Lattice公司的pLSI/ispLSI系列Xilinx公司的7000和9500系列Altera公司的MAX9000系列AMD公司的MACH系列等。19常见的CPLD器件 FPGA：可由用户现场进行编程的大规模电路。FPGA是80年代中期发展起来的一种可编程的。特点：保密性强体积小可靠性高Xilinx公司和Actel公司是生产FPGA的主要厂商，所生产的FPGA结构略有不同。20③ FPGA现场可编程门阵列 21Xilinx FPGASpartan系列：可配置的逻辑块(CLB)输入、输出块(IOB)可编程I/O缓冲器路径资源配置存储器 22Altera Cyclone IV LELUTs (lookup tables):实现组合逻辑Flip-flops: 实现时序逻辑Multiplexers: 连接上面二者The Altera Cyclone IV LE has:1 four-input LUT 1 registered output 1 combinational output 23例题1?注意：无关项不能浮空，必须连接到0 24例题2? 25例题3二进制状态编码的3分频计数器当前状态下一状态S1S0S’1S’0000101101000 26练习：写出与或阵列的逻辑函数式? 作业 P1795.55