数字逻辑与部件设计-组合逻辑设计3.pptxVIP

下载本文档

0
0
约小于1千字
约 47页
2023-09-20 发布于上海
举报
版权申诉

数字逻辑与部件设计-组合逻辑设计3.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第2章组合逻辑设计 -3Combinational Logic Design -3;2.1 引言 2.2 布尔表达式 2.3 布尔代数 2.4 从逻辑到门 2.5 多级组合逻辑 2.6 X和Z 2.7 卡诺图 2.8 组合逻辑模块 2.9 时序;组合的 Combinational vs. 时序的 Sequential;?;集成电路 Integrated Circuits;6;An Example;分析步骤;确定真值表;10;11;练习1：根据电路图判断功能;练习1：根据电路图判断功能 (答案);2.1 引言 2.2 布尔表达式 2.3 布尔代数 2.4 从逻辑到门 2.5 多级组合逻辑 2.6 X和Z 2.7 卡诺图 2.8 组合逻辑模块 2.9 时序;设计：由问题的说明 - 逻辑电路图或一组布尔函数。根据电路说明，决定需要的输入、输出数目，并给每个输入 / 输出分配一个符号。列出定义输入和输出之间关系的真值表。求输出函数的最简表达式。画出逻辑电路图，并验证设计的正确性。附加约束条件：门的个数一个门的输入数目信号通过门的传输时延连线的数目每个门的驱动能力……;例：码变换;Mapping w;Mapping x;Mapping y;Mapping z;Multi-Equation Manipulation;22;23;组合电路的设计过程;练习2：设计一个监视交通信号灯工作状态的逻辑电路;Contents;二进制加减器;① 半加器 Half Adder;① 半加器 Half Adder;② 全加器 Full Adder;Full Adder (SOP);2个半加器+1个或门 = 全加器;③ Binary Adder;Example: A=1011 + B=0011;④ Carry Propagation 进位传播;先行进位 Carry Lookahead Generator;4位先行进位加法器;4位超前进位加法器74LS283;练习3：8421码转换为余3码;40;⑤ 二进制减法器 Binary Subtractor;?;4位串行加法器/减法器 74LS385;⑥ Overflow 溢出 (位置不够了);② 有符号数溢出规律;Overflow Logic;2.35