半导体词语含义介绍（二）.docx

半导体词语含义介绍（二） 101)?Ion Implanter?离子植入机 102)?Ion Source?离子源 离子植入机中产生所要植入杂质离子的部分，主要由Arc Chamber ,Filament组成，杂质气 体或固体通入Arc Chamber，由Filament产生的电子进行解离而产生离子。 103)?IPA?异丙醇 Isopropyl Alcohol的简称，在半导体制造中，用来作为清洗溶剂，常用来擦拭机台操 作面板等，也作为SOG等化学液体的溶剂。 104)?Isotropic Etching等向性蚀刻 在蚀刻反应中，除了纵向反应发生外﹒横向反应亦同时发生(见左图)，此种蚀刻即称之为等向性蚀刻，一般化学湿蚀刻多发生此种现象。 干式蚀刻，其蚀刻后的横截面具有异向性蚀刻特性?(Anisotropic)，即可得到较陡的图形 105)?Latch up:闭锁效应 CMOS组件里的底材、阱及PMOS的漏极与NMOS的源极，在某些条件下，会形成一个如图（1）所示的寄生的pnpn HYPERLINK 二极管。这种pnpn二极管的电流（I）对 电压（V）的操作曲线则如图。其中图中的IH，为使pnpn二极管处于运作（Acting）状态时所需的最低电流称之为“引发电流（triggering current）”。当I≥IH发生之后，CMOS电路的功能将暂时或永久性的丧失，我们称这个现象为“闭锁（Latch up）”。即，如果CMOS组件的设计或制作不当，这种寄生于CMOS组件里的“pnpn二极管”，有可能处于运作的状态，而影响到CMOS的正常运作。所以在使用CMOS的设 HYPERLINK 计时，务必注意使这个pnpn二极管随时处于“闭”的状态，即IIH，以防止“闭锁现象”的发生。 防止闭锁的方法很多，最简单的方式就是把CMOS的n阱（内有PMOS）与NMOS彼此间的远离而不发生。不过这将使半导体组件在 HYPERLINK 芯片上的集成度下降，所以并不是很好的方法最普遍防闭锁的方法是“外延硅底材（EPI substrate）” 这种防制方法的原理，是在原本高掺杂的底材上，加上一层轻微掺杂的单晶硅层，已做为CMOS制程的的底材。因此CMOS是直接建筑在低掺杂的EPI层上（不是以往的底材上）的。而高掺杂底材作为接地的板面（ground plane）。假如这层EPI够薄（但要比阱深度厚），则图中的直立的pnp双载子寄生电 HYPERLINK 晶体的电流将不易横向流向寄生的npn电晶体，而流向高掺杂的硅底材（掺杂浓度高导电性好）。因此硅底材接地，寄生pnp和npn的闭锁现象就可以被抑制了。外延单晶硅层的厚度宜薄，这样发生闭锁的引发电流将越高，闭锁将不容易发生，但考虑到EPI层太薄，底材杂质将会进入EPI层，造成浓度的改变，故需严格控制以避免EPI太薄或太厚所带来的问题。 106)?Layout布局 Layout：此名词用在IC设计时，是指将设计者根据客户需求所设计的线路，经由CAD( HYPERLINK 计算机辅助设计)，转换成实际制作IC时，所需要的光罩布局，以便去制作光罩。因为此一布局工作﹒关系到光罩作出后是和原设计者的要求符合，因此必须根据一定的规则，好比一场游戏一样，必须循一定的规则，才能顺利完成﹒而布局完成后的图形便是IC工厂制作时所看到的光罩图形。 107)?Lightly Doped Drain?轻掺杂集极 简称LDD，可以防止热电子效应(Hot Electron/Carrier Effect)；方法是采用离子植入法，在 原来的MOS的源极和汲极接近通道的地方，再增加一组掺杂程度较原来n型的源极与汲极为低的n型区。缺点是制程复杂且轻掺杂使S/D串联电阻增大，导致组件操作速度降低。 108)?Local Oxidation?区域氧化法 Local Oxidation of Silicon?即区域氧化，简称LOCOS,是Field Oxide一种制作方法,即在有SiN层作为幕罩的情况下让芯片进入炉管进行Field Oxide的制作。 109)?Load Lock传送室 ? ?? ???用来隔绝反应室与外界大气直接接触，以确保反应室内的洁净，降低反应室受污染的程度。一般用于电浆蚀刻及金属溅镀等具有真空反应室的设备。Load Lock和无Load Lock的差异如下图 系统起初门均关闭?，其传送芯片的动作为：传送芯片→打开Load Lock A→将芯片放入，关闭，抽真空→打开ˉ，将芯片放入反应室，抽其空→开始蚀刻或溅镀→蚀刻OK→打开，将芯片移至→,关上，抽真空，再破真空→打开Load Lock B→送出芯片→关上′真空→系统恢复起初状。 110)?Lot Number批号 批号乃为在线所有材料的身份证，key in批号如同申报