第8章 模数转换ADC模块.pptxVIP

第 8 章 模 数 转 换 (ADC) 模 块 8.1 LF2407A的ADC 模块的特性 (1) 10bit ADC 内核 ，带有内置 ，采样-保持电路。 (2) 375ns 的转换时间，约为2 .67MHz。 (3) 16个模拟输入通道。 (4 ) 对16路模拟量进行“ 自动排序 ”。 (5 ) 两 个 独 立 的8状态排序器 (SEQ1和 SEQ2), 可 以 独立工作在双排序器模式 ，或级联为16个状态排序 器模 式 (SEQ 一 级 联模 式)。 (6)在给定的排序模式下 ， 4个排序控制器 (CHSELSEQn) 决定模拟通道 的转换顺序。 (7 )16个存放结果的寄存器 (RESULTO~RESULT15)。 (8)有 多个启动ADC转换的触发源如下： 软件立即启动 EVA事件管理器启动(比较 、周期匹配 、下溢 、 CAP3) EVB事件管理器启动(比较 、周期匹配 、下溢 、 CAP6) ADC的SOC引 脚 启 动 ( 与XINT2 引脚共用) (9)E VA和EVB可分别独立地触发SEQ1和SEQ2 (仅用于双排序 器模式) (10)采样/保持时间有单独的预定标控制。 (11 )LF240x/240xA DSP的ADC模块和24x的ADC模块不兼容。 名称 ADC控制寄存器1 ADC控制寄存器2 最大转换通道寄存器 通道选择排序控制 寄存器1-4 自动排序状态寄存器 寄存器 ADCTRL1 ADCTRL2 MAXCONV CHSELSEQ1-4 AUTO SEQ SR 70A8h~70B7hRESULTO~RESULT15 转换结果寄存器0~15 70B8h CALIBRATION 校准寄存器 ADC 模块的寄存器如表8- 1所示： 表8-1 ADC模块的寄存器 地址 70A0h 70A1h 70A2h 70A3-70A6h 70A7h ___________ ___________ 8.2 ADC模块概述 LF2407A有16个模拟通道， 但只有1个ADC 。为了对模拟通道的 转换顺序进行排序 ，芯片内部提供了自动排序器。 8.2.1 自动排序器工作原理 排序器由2个独立的8状态排序器SEQ1 和SEQ2 组成 ， 它们既可以 单独工作 ，也可级联成 一个16状态排序器SEQ。 ADC模块能对一系列的转换进行排序 。转换结束后 ，结果保存 在相应的RESULTO、RESULT1…… 中。 用户也可对同一通道进行多次采样 ，即 “过采样 ”, 得 到 的 采 样结果比传统的单采样结果分辨率高。 Ch Sel (state 15) Note: Possible values are . Channel select =0 to 15 MAXCONV =0 to 15 Result MUX RESULTO RESULT1 RESULT2 MAX CONV1 Ch Sel (state 0) Ch Sel (state 1) Ch Sel(state 2) Ch Sel(state 3) Software EVA EVB External pin (ADCSOC) 图8-1 单排序器模式下ADC的原理框图 State pointer 4 10-bit,375-nst S/H + A/D converter 10 Result select Autosequencer state machine ADCINO ADCIN1 ADCIN2 Start-of-sequence trigger Analog MUX MUX select RESULT15 ADCIN15 2 4 SOC EOC 10 Start-o-secvence tngger Sofware EVB Stat-C-sequenoe tngger 图8-2 双排序器模式下 ADC的原理框图 MAX CCNV2 Ch Sel(state 8) Ch Sel (siate 9) Ch Sel (state 10) Ch Sel (stale 11) MAX CONV1 Ch Sel (state O) Ch Sel (state 1) Ch Sel (state 2) Ch Sel (state 3) Ch Sel