电子技术课程设计报告_4.doc

电子技术课程设计报告 专业：电子类 年级：电子类1302 学号：20132213697 姓名：王冲冲 成绩： 指导教师：陈勇 题目 数字时钟设计 1 内容概述 一、设计的目的、任务和要求 设计目的 电子技术（数字）课程设计是电子技术基础课程的实践性教学环节，通过该教学环节，要求达到以下目的： 使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力； 使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力； 熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。 （二）设计任务 1．显示时、分、秒。 2，可以24小时制或12小时制。 3．具有校时功能，分别对小时和分钟单独校时，对分钟校时的时候，最大分钟不向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 4．为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 （三）设计要求 1.设计时综合考虑实用、经济并满足性能指标要求； 2.必须独立完成设计课题； 3.合理选用原件； 4.按时完成设计任务并提交设计报告。 二、设计的方案的选择与论证 考虑到实用、经济和性能指标的满足，运用CB555，74LS160, CC4011,电阻，电容等器件经行电子时钟电路的计数及校准功能的设计。运用CB555与电阻电容组合连接成一个周期为一秒的多谐振荡器，用与非门的组合连接成校准电路对电子时钟进行校对。数字电子钟是由振荡电路、时间计数电路、数码显示电路和校时电路组成。 电路的设计 （a）设计内容 运用CB555定时器，电阻，电容设计一个多谢振荡器，用多片74LS160、多片显示译码器、与非门的组合设计时、分、秒计数器，用于非门的组合连接校准电路。用两片74LS160级联构成60进制计数器，用来计“秒”，其CP输入信号为秒脉冲；另两片74LS160级联构成60进制计数器，用来计“分”，其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS90级联构成24进制计数器，用来计“时”，其CP输入为“分”变0时产生的一个下降沿信号。这样六片74LS160实现了数字钟的计时功能。它们的输出用六片数码显示管显示。 （b）数字时钟主要由以下几个部分组成：秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路。 2 原理图 3 原理分析 1.首先，由555定时器组成一个多谐振荡器得到1HZ的秒脉冲，秒脉冲发生器的输出端接到每个计数器的时钟输入端。? 2.数字钟的分、秒计数部分均为六十进制计数器（显示00～59），采用两片74LS160来实现。个位为十进制，十位为六进制，当个位计数到9时，再来一个脉冲变成0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示00～23），也是采用两片74LS160实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，图中采用了十位的2和个位的3相“与非”后再清0。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP输入端；当时计数器计到23时，再来一个脉冲变成00。? ???3.数字钟的校正部分主要是通过开关实现的。当需要进行校正时，将开关J1打开，J2打到+5V时为分校正,J4打到+5V,J4打到上面时为时校正。 4 PCB板图 5 实际制作结果概述 制作后，经过实际测试可得出本数字钟具有以24小时为周期进行计时的功能，具有校时功能，满足设计要求。? 6 模拟部分 ——可编程直流电源 设计一线性输出电压可调的直流电源：电源有电压增（+）和电压减（－）两个键，按电压增时电压步进增加，按电压减时电压步进减小；输出电压9~12V，步进1V；输出电压误差最大±0.1V；输出电流最大1A（输出电流通过设计电路参数预以保证）。 仿真电路图为： 总结 通过这次对数字钟的设计与制作，让我们了解了电路的设计程序，也对数字钟的原理与设计理念有了一定的了解。我们知道了如何设计出1HZ的信号，也对时分秒的设计有了一定的了解，并且知道在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。 同时，在此次的数字钟设计过程中，我们更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，也锻炼了自己独立思考问题的