CMOS射频集成电路设计-CMOS低噪声射频放大器.pptxVIP

CMOS低噪声射频放大器;5.1 概述;　　本章将介绍一种全集成的超宽带 CMOS 低噪声放大器。该低噪声放大器利用管联 (cascode)结构和 RC反馈网络:采用两个单级管联拓扑结构,实现从单级输入到差分输出 的转换;利用一个 RC反馈网络,即一个反馈源极电感和栅极电感来实现输入阻抗匹配和 噪声匹配。设计的 UWBLNA 采用标准0.18μm RFCMOS工艺。;5.2 低噪声放大器网络的噪声分析;5.2.1 二端口网络的噪声分析 　　1. 噪声因子 　　二端口网络的噪声分析可以将网络内部的 各个噪声源及其电路看成一个有噪网络,然后将其用一个无噪网络和一个等效的串联噪声 电压源和一个并联的噪声电流源进行等效。二端口网络的噪声性能通常用噪声因子 或噪声系数来描述。噪声因子被定义为;　　下面介绍输入端噪声电压源 与噪声电流源在网络输出端的噪声功率计算。　　假设噪声电流源包含两个部分:一部分与噪声电压源无关,另一部分与噪声电压源相 关。令式中,噪声电流ic 与噪声电压un 完全相关,其相关系数为Yc(又称为相关导纳),则有而式(5.2.2)中,iu 与噪声电压un 完全不相关。　　;　　又根据噪声因子的定义,可写出噪声系数的表达式为联立式(5.2.2)~式(5.2.5),解得噪声因子为;　　从式(5.2.6)可以看出,它含有三个独立的噪声源,可将它们进行如下热电阻噪声 等效:式中,k 为玻尔兹曼常数;T 为绝对温度;Δf 为电路带宽。令;将式(5.2.9)~式(5.2.11)代入式(5.2.6),可得噪声因子:　　由式(5.2.12)可以看出,二端口网络的噪声系数由四个噪声参数Gu、Gc、Bc 和Rn 确 定。同时还可以看出,噪声系数F 与输入信号源的导纳有关,通过选择合适的输入信号源 的导纳可以优化噪声系数,使F 最小。;　　2. 最小噪声系数　　针对式(5.2.12),令即有然后对F 求关于Gs 的偏导数,以得到极值点:;解得将式(5.2.14)和式(5.2.16)代入式(5.2.12),可以求出最小噪声系数为;可以证明包含最小噪声系数项的一般噪声系数表示式为　　由式(5.2.18)可知,二??口网络的噪声系数由Fmin、Rn、Gopt和Bopt等参数确定。;5.2.2 MOS晶体管最小噪声系数的计算 　　1. MOS晶体管噪声分析 　　尽管在第2章已经简单介绍了一些关于 MOS晶体管的噪声模型,但为本章分析的连 续性,现针对 MOS晶体管的噪声进行更具体分析。;　　1)MOS漏极电流噪声 　　由于场效应晶体管是电压控制器件,本质上是电压控制电阻,所以存在热噪声。有关 研究表明,场效应管的漏极电流噪声的数学表达式为式中,gd0是UDS为零时的漏源电导;γ 在UDS为零时的值为1,在长沟道器件中饱和时的值 为2/3。;　　2)MOS栅噪声 　　栅噪声是除漏极电流噪声以外的由于沟道电荷的热激励造成的噪声。有关研究(Van derZiel)证明,栅噪声可以表示为式中,长沟道 MOS管中的δ 值为4/3;　　栅噪声的电路模型有两种形式,分别如图5-1和图5-2所示。;;　　3)MOS闪烁噪声 　　MOS晶体管的1/f 噪声功率用数学表达式表示为式中,A 是栅的面积(等于WL);K 为与具体器件有关的系数。;　　2. MOS晶体管最小噪声系数的计算 　　栅噪声与漏噪声是有相关性的,其相关系数定义为;为了方便推导4个等效二端口网络噪声参数,先列写公式:由于所以有;　　为了方便计算其他噪声参数,在此将式(5.2.20)所示的栅电流噪声展开成两项,即;　　由于等效输入噪声电流包括两部分:一部分是漏端沟道电流热噪声等效到输入端的电 流噪声(在输入端开路下,将漏极电流噪声除以跨导得到等效输入电压,再将这个电压乘 以输入导纳就得到等效输入电流噪声值in1。注:输入导纳为jωCgs);另一部分是因晶体管 非准静态效应引入的栅噪声,因此等效输入电流噪声为而;又;;;于是,MOS晶体管的二端口网络噪声参数为;5.3 CMOS低噪声放大器的基本电路结构和技术指标;;　　当Cgs较小时,输入阻抗约为RP。令Rs=RP,可 以实现输入端阻抗匹配。若Rs=RP,则该放大器在低 频下的噪声系数为式中,α=gm/gd0。若电路中没有并联电阻RP,则噪声系数变为;　　2. 电压并联负反馈共源放大器 　　电压并联负反馈共源放大器如图5-4所示。这 种电路与输入端并联电阻的共源放大器一样,可以 提供宽带实数输入阻抗。但因为它在放大器之前没 有含噪声的衰减