基于CPLD的全数字锁相环的设计和实现.docVIP

基于CPLD的全数字锁相环的设计和实现 CPLD 内容提要：锁相环路是一个闭环控制系统，用于高精度的频率和相位控制。基本 的锁相环路由鉴相器PD、环路滤波器LF和压控振荡器VCO构成。根据各部件电路的具体实现，可将锁相环分为模拟锁相环和数字锁相环。在数字锁相环中， 所有部件都用数字电路实现。典型的数字鉴相器有触发器型、超前-滞后型、过零检测型、奈奎斯特型等4种，一般根据所采用的数字鉴相器将数字锁相环分为超 前滞后型、过零检测型等。 本设计用CPLD实现了一种超前滞后型数字锁相环。论文在简要介绍了数字 锁相环的基本工作原理即可编程逻辑器件开发方法的基础上，详细介绍了用CPLD实现全数字锁相环的方法，给出了各部件的实现代码和原理图。所有设计在 QuartusII软件上进行仿真，仿真结果验证了设计的正确性。 关键词：锁相 数字锁相环 可编程逻辑器件 仿真 I The Design and Implementation of DPLL Based on CPLD Abstract: PLL is a close loop control system,it is used to high precision frequency and phasic conatrol. The basal PLL is composed of PD,LF,and VCO.there are tw