电工学与电子技术课件.pptxVIP

ssTTL門電路一、數字積體電路概述前面討論的幾種門電路大多是由二極體，三極管，電阻和電容元件用導線連接而成，稱為分立元件電路。現代技術的不斷發展，在數字系統中，積體電路幾乎取代了所有的分立元件電路。通常把一個封裝內含邏輯門的個數或元器件的個數定義為集成度，按集成度分，數字積體電路可分為四大類。SSI,MSI,LSI,VLSI

SSI——10門/片或100元器件/片MSI——10—99門/片或100—999元器件/片LSI——100—999門/片或1000—9999元器件/片VLSI——1000門/片或10000元器件/片SSI——SmallSealeIntegrationMSI——MediumSealeIntegrationLSI——LargeSealeIntegrationVLSI——VeryLargeSealeIntegration

數字積體電路中最基本的門電路是“與”“或”“非”三種，以及由它們組合而成的“與非”“或非”等門電路，其中，應用最普遍的莫過於“與非”門電路。二、TTL“與非”門電路

典型的TTL“與非”門電路如圖所示，電路的輸入級採用了多發射極電晶體，它的三個發射結相當於三個輸入二極體，，，這樣的作用和二極體“與”門的作用完全相似。電路工作原理當輸入有一個或幾個為低電平0.3V時，接到低電平上的發射結導通，使P點電位。此電壓不足以使T2導通。故T2截止，T5也截止。由於截止，接近於高電平。故必有，導通，則可計算出輸出端F的電位為：

故此時輸出為高電平“1”。當輸入端都為高電平時（3.6V），可使P點電位高於2.1V，從而使的集電結和，的發射結正偏，將P點的電位鉗位在2.1V使的發射結均處於反偏，電源通過和的集電結向提供足夠的基極電流使飽和，的發射極電流在上產生的壓降又為提供足夠的基極電流，使也飽和，所以輸出端的電位為很明顯這一電壓加到的基極，使導通，其發射極電位為可見的基極電位為0.3V，所以截止，，但這時的基極有發射極提供的較大電流，因此，飽和。

上圖所示的TTL積體電路是完成“與非”邏輯功能的，即又由於截止，當接負載後，的集電極電流全部由外接負載門灌入，這種電流成為灌電流。而上述當輸出為高電平時，電流是經R4流向負載，稱為拉電流。三、主要參數TTL“與非”門有多種系列，參數很多，這裏僅舉出幾個反映性能的主要參數。1、輸出高電平電壓和輸出低電平電壓首先分析TTL“與非”門的輸出電壓與輸入電壓之間的關係，即TTL“與非”門的電壓傳輸特性，如下圖所示（也就是輸出電壓隨輸入電壓變化的規律）。

這裏的輸入電壓是指輸入的任意一端接變化的電壓，而其餘輸入端均接高電平的情況。當輸入信號從0開始上升，時，輸出電壓，即圖中AB，當在0.7—1.3V之間時，隨的增大而線性減小，即BC段。當增至1.4V左右時，開始導通，輸出迅速轉為低電平，，即CD段，當時，保持低電平，，即DE段。這裏，由截止轉為導通，或輸出由高電平轉為低電平時，所對應的輸入電壓，稱為閾值電壓或門檻電壓，用表示，上圖中，

輸出高電平電壓是對應於AB段的輸出電壓。輸出低電平電壓是對應於DE段的輸出電壓。這是在額定負載下測出的，對於通用TTL“與非”門，2、雜訊容限電壓我們從電壓傳輸特性可以看到，當輸入信號從0開始上升超過標準低電平後，輸出電平並沒有