基于S3C44B0X的嵌入式系统应用开发.pptVIP

第6章基于S3C44B0X的嵌入式系统应用开发端口组件原理及应用 6.2中断组件原理及应用36.3嵌入式最小系统36.16.4UART组件原理及应用 DMA组件原理及应用6.5PWM定时器原理及应用36.6I2C组件原理及应用36.7

6.1嵌入式最小系统简介一个嵌入式处理器自己是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，那么还要加上存储器系统，然后嵌入式处理器芯片才可能工作。这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。返回

嵌入式最小系统组成嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)可选，因为许多面向嵌入式领域的微控制器内部集成了程序和数据存储器最小系统框图可选，但是在样品阶段通常都会设计这局部电路

基于S3C44B0X的典型嵌入式系统硬件体系结构

6.1.2电源模块的选择及电路设计电源系统为整个系统提供能量，是整个系统工作的根底，具有极其重要的地位，但却往往被忽略。如果电源系统处理得好，整个系统的故障往往减少了一大半。考虑因素：输出的电压、电流、功率；输入的电压、电流；平安因素；电池兼容和电磁干扰；体积限制；功耗限制；本钱限制。

电源模块的选择及电路设计为LCD屏及USB接口等供电电源转换模块为I/O供电S3C44B0X的内核

6.1.3时钟电源管理与时钟源的设计1．时钟源的设计微处理器X1X2CCXtal使用内部振荡器使用外部时钟源微处理器X1X2CClock可以使用稳定的时钟信号源，如有源晶振等。

S3C44B0X的时钟电路连接外部晶振时钟源的选择

2．时钟与电源管理概述1.时钟的作用作为CPU及外设定时与同步信号。S3C44B0X内部的时钟发生器可以产生CPU和外设所需要的时钟信号。S3C44B0X的时钟电源管理模块集中管理时钟脉冲的发生与电源。

时钟管理2.时钟发生器的组成外部晶振外部时钟锁相环电路PLL输出频率供给CPU的主频

电源管理S3C44B0X的电源管理方案有五种：正常模式〔Normalmode〕低速模式〔Slowmode〕空闲模式〔Idlemode〕停止模式〔Stopmode〕LCD的SL空闲模式〔SLIdlemode〕

3.时钟及电源管理的特殊功能存放器与时钟发生器及电源管理有关的特殊功能存放器包括时钟控制存放器、时钟低速控制存放器和锁时计数存放器等。

PLL控制存放器一、PLLCON：控制PLL分频，决定PLL输出频率。位19:12（8位）11:10（2位）9:4（6位）3:2（2位）1:0（2位）PLLCONMDIV保留PDIV保留SDIV含义主分频控制无意义预分频控制无意义分频后控制初始值0x380x0800二、参数的范围： MDIV=0～255;PDIV=0～63,SDIV=0～3三、PLL输出频率：fpllo=(m×fin)/(p×2s) 其中：m=MDIV+8,p=PDIV+2,s=SDIV PLL参数选择原那么：〔1〕fpllo×2s170MHz且S的值应该尽可能的大〔2〕1≤fin/p2〔3〕20MHzfpllo66MHz

PLL值例如1：fin=20MHz,MDIV=100,PDIV=14,SDIV=2,求fpllo解：m=MDIV+8＝108,p=PDIV+2＝16,s=SDIV＝2,那么:PLL输出频率：fpllo=(m×fin)/(p×2s)＝108×20/(16×4)≈33.75MHz

PLL值例如2：fin=11.0592MHz,fpllo=50MHz试确定PLLCON的值。解：由原那么之一：1≤fin/p2,知11.0592/2p≤11.0592,可取值6～11〔整数〕P=6时，PDIV＝p-2=4=000100由原那么之二：fpllo×2s170MHz,即2S170/50≈3.4∴s=1,2S=2,SDIV=1=0150MHz=m×11.0592MHz/(6×2)m=50×48/11.0592＝54.25取54,因此MDIV＝m-8=54-8=46=2EH此PLLCON000001000001＝0x2E041作业现场做〔1〕此题p取7,8,9,10,11PLLCON＝？〔2〕此题fin=33MHz，试求PLLCON的值

时钟控制存放器一、时钟控制存放器CLKCON决定其它各组件的时钟。CLKCON共15位，控制IIS、IIC、AD