数字电子技术,实验报告五.docVIP

自动化071孙嵘074100525

实验五MSI组合电路的HDL设计

实验目的：

继续熟悉实验箱的使用；

掌握用HDL语言设计MSI组合电路的方法。

实验设备与元器件：

1、数字电路与系统实验箱1台

2、计算机 1台

3、QuartusII软件 1套

实验任务：

用HDL设计：3-8译码器、显示译码器、数据选择器。

实验要求：

1．3-8译码器

a）8个输出在实验箱上用8个LED发光二极管表示；

b）3个输入连接实验箱上的3个按钮；

c）附加一个片选使能端。

2．显示译码器

a）输入为四位BCD码；

b）输出驱动一个七段共阴极数码管；

c）附加一个片选使能端。

3．四选一数据选择器

a）四个数据输入端（D3,D2,D1,D0）和两个数据选择输入端（A1,A0），一个数据输出端（Y）；

b）附加一个片选使能端。

五、实验设计说明：

1、3—8译码器

真值表如下：

EN

A2

A1

A0

Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y0

0

X

X

X

1

1

1

1

1

1

1

1

1

0

0

0

1

1

1

1

1

1

1

0

0

0

1

1

1

1

1

1

1

0

1

0

1

0

1

1

1

1

1

0

1

1

0

1

1

1

1

1

1

0

1

1

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

0

1

0

1

1

1

1

1

1

0

1

1

0

1

1

1

1

1

1

1

2)在QuartusII软件上编写VHDL语言如下：

LIBRARYieee;

USEieee.std_logic_1164.all;

ENTITYfab5_1IS

PORT(A2,A1,A0,en:INbit;

Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0:OUTbit);

ENDfab5_1;

ARCHITECTUREaOFfab5_1IS

signaltin:bit_vector(2downto0);

signaltout:bit_vector(7downto0);

BEGIN

tin=A2A1A0;

PROCESS(tin,en)

BEGIN

IFen=0THEN

tout

ELSE

IFtin=000then

tout

elsiftin=001then

tout

elsiftin=010then

tout

elsiftin=011then

tout

elsiftin=100then

tout

elsiftin=101then

tout

elsiftin=110then

tout

elsiftin=111then

tout

ENDIF;

ENDIF;

Y0=tout(0);Y1=tout(1);Y2=tout(2);Y3=tout(3);

Y4=tout(4);Y5=tout(5);Y6=tout(6);Y7=tout(7);

ENDPROCESS;

ENDa;

仿真图如下：

设置引脚如下：

再编译一遍。

然后点击“Programmer”进行下载到芯片检验。(选模式一)

显示器译码器

真值表如下：

EN

A

B

C

D

g

f

e

d

c

b

a

1

X

X

X

X

1

1

1

1

1

1

1

0

0

0

0

0

0

1

1

1

1

1

1

0

0

0

1

0

0

0

0

1

1

0

0

0

1

0

1

0

1

1

0

1

1

0

0

1

1

1

0

0

1

1

1

1

0

1

0

0

1

1

0

0

1

1

0

0

1

0

1

1

1

0

1

1

0

1

0

1

1

0

1

1

1

1

1

0

0

0

1

1

1

0

0

0

0

1

1

1

1

0

0

0

1

1

1

1

1

1

1

1

0

0

1

1

1

0

0

1

1

1

VHDL语言：

LIBRARYieee;

USEieee.std_logic_1164.all;

ENTITYfab5_2IS

PORT(A1,B1,C1,D1 :INbit;

g,f,e,d,c,b,a:OUTb