LPC总线介绍培训资料.docxVIP

LPC总线介绍

采集于网络，如有侵权请联系管理员删除

精品文档

在NB电路的架构框图中，我们可以看到PCH和EC之间通过LPC总线连接，在MB板上也会看到EC芯片旁边有一个JDEBUG的connector，其也与LPC总线相连，用于主板诊断。下面将对LPC总线做一些简单介绍，希翼能够匡助大家了解LPC的工作原理：

1、LPC总线

LPC(LowPinCount)是基于Intel标准的33MHz4bit并行总线协议(但

目前NB系统中LPC的时钟频率为24MHz，可能是由于CPU平台的不断发展导致的，后面会具体分析)，用于代替以前的ISA总线协议，但两者性能相似，都用于连接南桥和SuperI/O芯片、FLASHBIOS、EC等设备(由于目前EC芯片中整合了SuperI/O功能，所以我们在NB系统中看不到LPC总线上挂有SuperI/O芯片了)。

传统ISABUS速率大约在7.159~8.33MHz，提供的理论尖峰传输值为16MB/s，但是ISABUS与传统的PCIBUS的电气特性、信号定义方式迥异，使得南桥芯片、SuperI/O芯片浪费不少针脚来做处理，主板的路线设计也显得复杂。为此，Intel定义了LPC接口，将以往ISABUS的地址/数据分离译码，改成类似PCI的地址/数据信号线共享的译码方式，信号线数量大幅降低，工作速率由PCI总线速率同步驱动(时钟同为33MHz)，虽然改良过的LPC接口一样维持最大传输值16MB/s，但信号管脚却大幅减少了25~30个，以LPC接口设计的SuperI/O芯片、Flash芯片都能享有脚位数减少、体积微缩的好处，主板的设计也可以简化，这也是取名LPC——LowPinCount的原因。

2、LPC总线的接口管脚

LPC总线由7个必选信号和6个可选信号组成，具体如下表所示：

表3-2LPC总线可选信号列表

信

信号

外设

Host设备

信号描述

LDRQ#

O

I

外设进行DMAorbusmastering操作的总线请求信号，一对一，外设之间不能共享同一个LDRQ#

SERIRQ

I/O

I/O

中断请求信号

CLKRUN#

OD

I/OD

外设进行DMAorbusmastering操作才会需要该信号，用于住手PICbus，同PCICLKRUN信号

LPME#

OD

I/OD

电源管理唤醒，与PCIPME相似

LPCPD#

I

O

PowerDown

LSMI#

OD

I

SMI信号系统管理中断

采集于网络，如有侵权请联系管理员删除

精品文档

MB板上的JDEBUGconnector有12pin,没有连接LRESET#信号，只连接了其余的6个必选信号，为主板诊断提供接口，其中CLK_DEBUG由PCH提供，24MHZ：

EC与PCH连接的LPC总线中除了包含7个必选信号，还包含SEEIRQ和CLKRUN#信号。这里需要注意的是JDEBUG的CLK信号与连接EC和PCH的LPC总线中CLK信号并非同一个信号。PCH提供了2个输出24MHz时钟的管脚，但每一个时钟只能驱动一个LPC设备，故EC和JDEBUG各连接一个。

3.LPC总线的通信协议

LPC总线支持多种事务类型的操作,例如IO读写、内存读写、DMA读写、

Firmwarememory读写等。一个cycle通常一下流程：

总线host拉低LFRAME#信号，指示cycle开始，同时将相关信息输出到LAD[3:0]上

主机Host根据Cycle类型驱动相应的信息到LAD[3：0]上，比如当前操作的事务类型、数据传输方向及size大小、访问地址等。

host根据Cycle类型的不同选择进行驱动数据或者是移交总线控制权。

外设获取总线控制权后，将相应的数据驱动到LAD[3：0]上。表示该Cycle完成。

外设释放总线控制权。至此该Cycle结束。

一个典型cycle通常由Start、Cyctype+Dir、ADDR、Size(DMAonly)、Channel(DMAonly)、TAR、Sync、DATA状态组成，下图是一个典型的cycle示例流程，该cycle类似于IO读或者内存读操作中的c