全加器实验报告.docxVIP

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

全加器实验报告

深圳大学实验报告

实验课程名称:数字电路与逻辑设计

实验项目名称:全加器

学院:信息工程学院

专业:电子信息工程

报告人:学号:班级:

指导教师:张志朋

实验时间:

实验报告提交时间:

实验设计

数据记录与处理

任务一:

CI0

A1

B1

A2

B2

A3

B3

A4

B4

F1

F2

F3

F4

CO4

任务二:

输入

输出

输入

输出

余3码

理论图形

实验图形

余3码

理论图形

实验图形

0011

1000

0100

1001

0101

1010

0110

1011

0111

1100

六、实验结论

指导教师批阅意见:

成绩评定:

指导教师签字:

年月日

备注:

注:1、报告内的项目或内容设置,可根据实际情况加以调整和补充。

2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内

数据记录与处理

任务一:

CI0

A1

B1

A2

B2

A3

B3

A4

B4

F1

F2

F3

F4

CO4

任务二:

输入

输出

输入

输出

余3码

理论图形

实验图形

余3码

理论图形

实验图形

0011

1000

0100

1001

0101

1010

0110

1011

0111

1100

文档评论(0)

185****9651 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档