用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN104201880A

(43)申请公布日2014.12.10

(21)申请号CN201410334624.7

(22)申请日2014.07.15

(71)申请人浙江大学

地址310027浙江省杭州市西湖区浙大路38号

(72)发明人仲冬冬韩雁周骞

(74)专利代理机构杭州求是专利事务所有限公司

代理人林松海

(51)Int.CI

H02M3/07

权利要求说明书说明书幅图

(54)发明名称

用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路

(57)摘要

本发明公开了一种用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路。该电荷泵电路包括：由PMOS器件P1、P2、P3、P4和NMOS器件N1、N2、N3组成的电流镜；由PMOS器件P5、P6和传输门T1组成的充电电路；由NMOS器件N4、N5和传输门T2组成的放电电路；由PMOS器件P7、P8和NMOS器件N6、N7组成的反馈电路；以及由PMOS器件P9、NMOS器件N8和多晶硅电阻R1、R2组成的体偏置电路。通过传输门控制充放电电流管的栅极，在低电源电压下保证电荷泵的电压输出范围。通过高低两种不同阈值的MOS管进行反馈调节，保证了充放电电流的良好匹配。引入体偏置电路，降低了工艺角波动对电荷泵性能的影响。

法律状态

法律状态公告日

法律状态信息

法律状态

权利要求说明书

1.一种用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路，包括：电流镜、充电电路、放电电路、反馈电路以及体偏置电路，其特征在于：

所述的电流镜包括PMOS器件P1、P2、P3、P4和NMOS器件N1、N2、N3；其中，P1的漏极接电流源并与其栅极相连，再与P2的栅极相连；P3的漏极与其栅极相连，再分别与P4的栅极、N1的漏极相连；N2的漏极与其栅极相连，再分别与N1的栅极、N3的栅极、P2的漏极相连；P1、P2、P3、P4的源极均与电源电压相连；N1、N2、N3的源极均与地相连；

所述的充电电路，包括：用作充电电流管的PMOS器件P5、用作充电受控晶体管的PMOS器件P6、以及用作充电控制开关的传输门T1；其中，P5的漏极与其栅极相连，再分别与P6的栅极、所述电流镜中N3的漏极相连；P6的漏极与电荷泵的输出节点相连；P5、P6的源极均与电源电压相连；传输门T1一端与电源电压相连，另一端与P5、P6的栅极相连，构成传输门T1的PMOS器件栅极由充电信号UP控制，T1中的NMOS器件栅极由充电信号UP的互补信号控制；充电信号UP是由鉴频鉴相器产生的脉冲信号；

所述的放电电路，包括：用作放电电流管的NMOS器件N4、用作放电受控晶体管的NMOS器件N5、以及用作放电控制开关的传输门T2；其中，N4的漏极与其栅极相连，再分别与N5的栅极、所述电流镜中P4的漏极相连；N5的漏极与电荷泵的输出节点相连；N4、N5的源极均与地相连；传输门T2一端与地相连，另一端与N4、N5的栅极相连，构成传输门T2的PMOS器件栅极由放电信号DN控制，T2中的NMOS器件栅极由放电信号DN的互补信号控制；放电信号DN是由鉴频鉴相器产生的脉冲信号；

所述的反馈电路，包括：用作充电电路反馈调节的PMOS器件P7、高阈值PMOS器件P8，以及用作放电电路反馈调节的NMOS器件N6、高阈值NMOS器件N7；其中，P7、P8的栅极均与电荷泵的输出节点相连，P7、P8的漏极均与所述充电电路中P6的栅极相连，P7、P8的源极均与电源电压相连；N6、N7的栅极均与电荷泵的输出节点相连，N6、N7的漏极均与所述放电电路中N5的栅极相连，N6、N7的源极均与地相连；

所述的体偏置电路，包括：PMOS器件P9、NMOS器件N8、以及电阻R1、R2；其中，P9的栅极与地相连，源极与电源相连，漏极与R1的一端相连，R1的另一端与地相连；将P9的漏极与R1的一端相连的线网(net)命名为PBB，并分别与P5、P6、P7、P8的体端相连；N8的栅极与电源相连，源极与地相连，漏极与R2的一端相连，R2的另一端与电源相连；将N8的漏极与R2的一端相连的线网(net)命名为NBB，并分别与N4、N5、N6、N7的体端相连。

2.如权利要求1所述的电荷泵电路，其特征在于：所述的PMOS器件P1、P2、P3、P4、P5、P6、P7、P8、P9和NMOS器件N1、N2、N3、N4、N5、N6、N7、N8均为具有源极、漏极、栅极以