数电实验 触发器的逻辑功能和应用.docxVIP

2.4触发器的逻辑功能和应用

实验目的

（1）熟悉D触发器和JK触发器的逻辑功能.

（2）初步认识时序逻辑电路的结构。

（3）熟悉分频器的逻辑功能和结构。

（4）认识寄存器的逻辑功能和结构。

（5）了解触发器逻辑功能的相互转换。

实验仪器设备

（1）数字电路实验箱。

（2）数字万用表。

（3）数字集成电路：74742D触发器

741122JK触发器

741746D触发器

（4）示波器。

预习

（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。

（2）复习实验所用芯片的结构图、管脚图和功能表。

（3）复习实验所用的相关原理。

（4）按要求设计实验中的各电路。

实验原理

（1）触发器的逻辑功能和使用。触发器是组成时序逻辑电路的基本元件，是引入时钟的部件。触发器的逻辑功能是保存一位二进制数据，这个被保存的二进制数据将在激励端口、时钟端口的作用下刷新。激励端口控制着刷新成什么数据，时钟端口控制着什么时候刷新数据。正是触发器的可控存储作用为时序电路的设计奠定了基础。

（2）D触发器的逻辑功能。D触发的激励是D端口的输入，输出的状态变化过程是次态由D激励端口的输入决定，所以D触发器的次态是由时钟控制下的D输入的数据进行刷新的，可以很容易地构造出寄存器的硬件电路。

（3）JK触发器的逻辑功能。JK触发器有两个激励端口J和K，构造了00、01、10、11四种状态，使得JK触发器具有四种不同的控制刷新功能，分别是保存、置0、置1、翻转。JK触发器的学习必须围绕这四种功能展开，并且深刻地理解边沿触发的物理现象。

（4）时序逻辑电路的搭设。时序逻辑电路包括触发器和组合电路，触发器存储了二进制状态，将这个初态反馈到输入端口，这时电路的次态由电路的输入和电路的初态共同决定，因此时序电路的搭设必须包括触发器和组合电路以及反馈。本次实验初步认识了用触发器和组合电路搭设时序电路，以及什么是时序，时序的物理现象。

（5）分频器的物理现象。分频器是一种表明输入信号频率和输出信号频率关系的器件，二分频器件的物理现象是：输出频率是输入频率的一半，实现了二分频的功能。用D触发器构造的分频器能让同学们直观地理解什么是分频。

（6）寄存器的结构。寄存器是存储多位二进制数的器件，触发器是存储一位二进制数的器件，因此由多个D触发器可以很容易的构造出寄存器，寄存器是数字电路常见的硬件结构，本次实验用多个D触发器搭设了寄存器的结构，通过时钟电路控制寄存器实时刷新数据，让同学们直观的理解了什么是寄存器。

（7）触发器的转换。D触发器是最常用的触发器，JK触发器是功能最齐全的触发器，这两种触发器可以很容易地实现向其他类型触发器的转换，通过组合电路的搭设配合激励端口的产生。当特殊应用中需要用到的触发器现实设计没有的时候，可以同样顺利地通过变换产生的触发器完成设计。

实验IC结构图和引脚图

（1）74HC74双D触发器（带预置和清零）。

图2.4.174HC74的结构图与功能表

（2）74HC112双JK触发器（负沿触发、带清零和预置）。

图2.4.274HC112的结构图与功能表

实验内容及步骤

（1）D触发器逻辑功能测试。

将双D触发器74LS74中的一个触发器的、和D输入端分别接逻辑开关，CP端接单次脉冲，输出端和分别接发光二极管。根据输出端状态，填表2.4.1。

输入

输出

CP

D

01

×

×

10

×

×

11

↑

1

11

↑

0

表2.4.1D触发器的逻辑功能表

（2）JK触发器逻辑功能测试。

①用、的置位、复位功能实现状态（初态）为0或1。

②用单脉冲按键，当按键按下时和松开时分别得到单脉冲的上升沿和下降沿，观察JK触发器在时钟的哪个边沿工作。

表2.4.2JK触发器的功能表

J

K

CP

Qn+1

Qn＝0

Qn＝1

0

0

↑

↓

0

1

↑

↓

1

0

↑

↓

1

1

↑

↓

（3）时序逻辑电路搭设及测试。

按图2.4.3的电路连接线路，在CP端加入单脉冲信号，观察并分别记录输出端的变化，把结果填入表2.4.3中，说明此电路能够完成的逻辑功能。

图2.4.3时序逻辑电路图

CP

Q2

Q1

0

1

2

3

表2.4.3时序逻辑电路状态

（4）D触发器的应用(74LS74-2D触发器、74LS174-6D触发器)。

①图2.4.4是用D触发器组成的二分频电路，在CP端加入1kHz连续脉冲信号，用双踪示波器同时观察输入脉冲和输出端Q端的波形。记录两个波形图。

图2.4.4二分频电路

图2.4.574LS174的结构图

②用4个D触发器组成4位并行寄存器如图2.