第2章-可编程逻辑器件.ppt

第二章

PLD硬件特性与编程技术可编程逻辑器件PLD（ProgrammableLogicDevice）是从20世纪70年代发展起来的一种允许用户配置的集成逻辑器件。可编程器件PLD与专用集成电路ASIC（ApplicationSpecificIC）相比较，因其具有成本低、使用灵活、设计周期短、可靠性高等特点，是一种半定制集成电路，极大促进数字集成电路的发展。2.1PLD概述数字电路系统是由基本门构成的，包含有两类数字电路：一类是组合逻辑电路:其特点是任一时刻的输出信号状态仅取决于当前的输入信号状态；另一类是时序电路:它由组合逻辑电路和存储逻辑电路两部分组成。其特点是任一时刻的输出信号状态不仅取决于当时的输入信号状态，而且还取决于电路原来的信号状态。在数字系统中，根据布尔代数的知识，可知任何组合逻辑函数都可以用与或表达形式描述，也即可用“与门-或门”两种基本门电路实现任何组合逻辑电路，而任何时序逻辑电路又都是由组合逻辑电路加上存储元件（触发器、锁存器）构成的。可编程电路结构由输入处理电路、与阵列、或阵列、输出处理电路等四种功能部分组成，其基本结构如图2-1所示。可编程电路结构与阵列和或阵列是电路的主体，其功能主要是用来实现组合逻辑函数。输入处理电路是由输入缓冲器组成，其功能主要是使输入信号具有足够的驱动能力并产生输入变量的原变量以及反变量两个互补的信号。输出处理电路主要是由三态门寄存器组成，其功能主要是提供不同的输出方式，可以由或阵列直接输出（组合方式），也可以通过寄存器输出（时序方式）。2.2低密度PLD可编程原理简单PLD逻辑规模较小，只能实现通用数字逻辑电路，结构上由简单的“与-或”门阵列和输入输出单元组成，常见的简单PLD有PROM、PLA、PAL、GAL等。常用逻辑门符号和国标逻辑门符号见课本图2-3所示。一般由于PLD的特殊而复杂的结构，采用约定的符号简化表示。1、可编程只读存储器PROM（ProgrammableReadOnlyMemory）ROM器件由地址译码部分、ROM单元部分和输出缓冲部分构成。地址译码部分完成PROM存储阵列的行的选择，是逻辑与的运算，即把PROM的地址译码器看成是一个与阵列。N个输入量经过不可编程的与阵列产生2n个最小项（乘积项）地址。存储单元阵列的输出，是一个或门阵列，产生m个输出函数，m就是PROM的输出数据宽度，或门阵列式可编程的。运算关系见课本。在PROM中，与门阵列固定，或门阵列可编程，PROM只能实现组合逻辑电路；在组合逻辑函数的输入变量增多时，PROM的存储单元利用率比较低；PROM的与阵列采用的是全译码，产生了全部最小项；PROM是采用熔丝工艺，只可一次性编程使用。半加器例题见课本。2、可编程逻辑阵列PLA（ProgrammableLogicArray）。由于PROM在组合逻辑函数的输入变量增多时PROM的存储单元利用率大大降低，PROM与阵列式全译码器，产生全部最小项，而实际应用时，绝大多数组合逻辑函数并不需要所有的最小项，所以PLA对PROM进行了改进，其与阵列和或阵列都可编程。任何组合函数都可以采用PLA来实现。PLA由于与阵列不采用全译码方式，所以标准与或表达式不适用，需要把逻辑函数化简成最简的与或表达式，然后通过可编程的与阵列构成与项，用可编程的或阵列构成与项的或运算，在多个输出时要尽量利用公共的与项，提高阵列利用率。可编程逻辑阵列PLA是对PROM进行改进而产生的。在PLA中，与门阵列和或门阵列都是可编程。虽然PLA的存储单元利用率相对较高，但是其与阵列和或阵列都是可编程，造成软件算法复杂，运行速度大幅下降；并且该器件依然是采用熔丝工艺，只可一次性编程使用。3、可编程阵列逻辑PAL(ProgrammableArrayLogic)器件。PLA由于与阵列、或阵列都可编程，造成软件算法过于复杂，运行速度下降，人们设计了与门阵列可编程或门阵列固定的PAL，避免了PLA存在的一些问题，运行速度有所提高，各个逻辑函数简化，不必考虑公共乘积项，送到或门的乘积项数目固定，大大简化算法，使得输出的乘积项为有限。在PAL中与门阵列是可编程的，而或阵列是固定的。虽PAL具有多种输出和反馈结构，为逻辑