硬件综合设计-DSP串口通信软硬件设计.docxVIP

信号处理硬件综合设计

题目2：DSP串口通信软硬件设计

目录

目录

TOC\o1-3\h\z\u摘要 3

一．整体方案设计 4

二．硬件模块设计方案 4

2.1核心模块 4

2.2电源模块 5

2.3串口模块 5

数据线 6

地址线 6

三．硬件详细设计 6

四方案软件设计 9

4.1FFT算法模块 10

4.2驱动模块 12

摘要

本系统是一个基于UART的串行传输电路，将DSP中的数据传送到PC机中。编制DSP程序和PC机程序，完成数据传输功能；同时在传输数据前研究FFT算法，设计一个实信号的DSP实时谱分析软件；把频谱数据通过串口传输给PC机，在PC机上显示出频谱来。

关键字：UART，DSP，PC机，FFT算法，谱分析。

整体方案设计

本方案核心DSP采用TI公司的TMS320VC5402，电源芯片采用tps767d318将5V输入电源转为3.3VDC电源向DSP芯片供电，串口通信采用SC16C550实现，通过电平转换电路MAX3232将3.3V的LVTTL电平转换成标准的RS232电平，与计算机进行串行传输通信。

JTAG接口Tps767d318电源模块+5V电源

JTAG接口

Tps767d318

电源模块

+5V电源

+3.3V

TMS320VC5402

核心模块

SC16C550

SC16C550

串口模块

RS232电平转换

RS232电平转换

并行连接，传输数据

硬件模块设计方案

2.1核心模块

核心模块采用TMS320VC5402，TMS320’C5000系列有TMS320C54x/55x/OMAP，是一款低功耗的DPS芯片，它常用于通信、手持设备等；

图2.1TMS320VC5402管脚图

2.2电源模块

电源模块采用tps767d318，由于考虑到DSP一般有五类电源引脚：即CPU核电源引脚、I/O电源引脚、PLL电源引脚、模拟电路电源引脚(必须同数字电源分开)、FLASH编程电源引脚；同时每个电源与地引脚都必须接，不能悬空不接；而且每个芯片的电源需加旁路电容0.01～0.1μF(瓷片)；之后在板的四周还需要均匀分布一些大电容4.7～10μF(钽电容)；这样才能完美的为核心模块以及串口通信模块提供电源。

图2.2电源模块图

2.3串口模块

本模块采用美国国家半导体公司的PC16550D，这是是一个通用的异步接收器/发送器UART芯片，最高波特率可到达1.5Mb/s，且具有接收器和发送器FIFO〔first-infirst-out先进先出〕缓冲区，每个FIFO缓冲区长度均为16个字节。目前16550在PC机的外围芯片组中应用广泛的。

TL16C550是TI公司的异步通信器件，是一个标准的串口接口芯片，它具有以下特点：

1〕供电电压为5V或3.3V；

2〕时钟频率可达16MHz，通信时波特率可达1M，可以通过软件设置设定波特率发生器；

3〕具有标准的异步通信位，可选5、6、7、8位串行数据位，可设置奇偶检验模式或无奇偶校验模式，停止位长度为1、1.5、2；

4〕独立控制发送、接收、线状态以及中断设置。

5〕软件设置FIFO，减少CPU中断。

图2.316C550管脚图

数据线

D0~D7：八位双向三态数据线，与CPU的数据总线连接，用于实现16550与CPU之间的通信，包括数据、控制字及状态信息的双向传输。

地址线

CS0、CS1、CS2：片选信号，当输入的CS0、CS1为高电平，CS2为低电平时，16550芯片被CPU选中。

A0~A2：片内存放器选择线，CPU用此来选择要访问的16550的内部存放器中的某一个。

ADS：地址选通信号，用于锁存三个片选信号和A2~A0的输入状态，假设在对16550读写过程中，A2~A0稳定，ADS可直接接地。

TL16C550共有11个存放器，这11个存放器是通过TMS320C5509的3个地址线〔A0～A2〕和线路控制存放器中的DLAB位对它们进行寻址的，下表是TL16C550存放器的具体地址分配，给出了如何通过设置A2、A1、A0、DLAB来访问这些存放器

三．硬件详细设计

本方案核心DSP采用TI公司的TMS320VC5402，电源芯片采用tps767d318将5V输入电源转为3.3VDC电源向DSP芯片供电，串口通信采用SC16C550实现，通过电平转换电路MAX3232将3.3V的LVTTL电平转换成标准的RS232电平，与计算机进行串行传输通信。

图3.1方案原理图

图3.2PCB图

图3.3PCB图2

图3.4方案硬件实物图1

图3.5方案硬件设计实物图2

四方案软件设计

开始本方案软件主要分为驱动模块以及FFT算法模块，通过F