4.2.2 CMOS反相器动态特性——传播延时.pdfVIP

数字CMOS集成电路设计基础

4.2.2CMOS反相器动态特性——传播延时

4.2.2CMOS反相器动态特性——传播延时

计算反相器传播延时的一种方法是对电容的充(放)电电流积分:

传播延时

i(t)=CL*dV/dt

MOS晶体管的平均导通电阻:

V12233122

将式中泰勒级数展开得(VVV)保留二阶(VV)

1V

现在推导所得电路的传播延时就很容易，它只不过是分析一阶线性

RC电路，完全与例4.5的过程相同。从例4.5中我们得知，由一个电

压阶跃激励时，这样一个电路的传播延时正比于由这个电路的下拉

电阻和负载电容形成的时间常数。因此:

4.2.2CMOS反相器动态特性——传播延时

传播延时

达到50%点的时间：

t=ln(2)=0.69

达到90%点的时间：

t=ln(9)=2.2

(Vin-Vout)/R=C*dVout/dt

4.2.2CMOS反相器动态特性——传播延时

传播延时现在推导所得电路的传播延时就很容易，它只不过是分析一阶线性

RC电路，完全与例4.5的过程相同。从例4.5中我们得知，由一个电

压阶跃激励时，这样一个电路的传播延时正比于由这个电路的下拉

电阻和负载电容形成的时间常数。因此:

式中R是PMOS管在所关注时间内的等效导通电阻。这一分析假设

eqp

等效的负载电容对于由高至低及由低至高的翻转是完全相同的。

反相器的总传播延时定义为这两个值的平均：

人们常常希望一个门对于上升和下降输入具有相同的传播延时。这

一条件与对称VTC所要求的条件是一样的。

4.2.2CMOS反相器动态特性——传播延时

传播延时

4.2.2CMOS反相器动态特性——传播延时

传播延时

如何处理或优化门的延时？

展开延时公式中的R以显示出决定延时的参数，联合以下两式：

eq

并且忽略沟长调制系数λ，可以得到：

大多数设计中，电源电压都选择得足够高，所以，在这些条件下，延时

实际上与电源电压无关：

CC2

=0.5