- 1、本文档共18页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
集成电路职业标准建设系列丛书
集成电路1+X职业技能等级证书系列丛书
高等教育出版社
01ESD电路
02ESD测试模式目录/CONTENT
03ESD保护电路设计
04输入输出电路
ESD电路
ESD:ElectrostaticsDischarge(静电放电)
静电:是一种电能,它存在于物体表面,是正负
什么是静电?
电荷在局部失衡时产生的一种现象。
静电的产生:摩擦生电,静电感应,电
容改变等
ESD电路
当带静电的物体跟其它具有不同静电电位物体
接触时,依据电荷中和的原则就会存在电荷流
动,传送足够的电量以抵消电压差。在这种高
速电量的传送过程中将产生潜在的破坏电压、
电流以及电磁场,严重时会将物体击毁,这就
是静电放电ESD。
CMOS器件的栅极有极高的绝缘电阻,当栅极
处于浮置状态时,静电感应的电荷无法很快地
泄放掉,而MOS器件的栅氧化层又很薄,感应
电荷使得栅和衬底之间产生非常高的场强,如
果超过了栅氧化层的击穿电压,就将发生栅极
击穿,从而使MOS器件损坏。
ESD测试模式
4种ESD的测试模式,分别是对±VDD和±VSS模式
进行测试
PS模式ALLTOVDD+
NS模式ALLTOVDD-
PD模式ALLTOVSS+
ND模式ALLTOVSS-
ESD测试方式
p监控该测试脚在施加ESD电压前后的电流-电压曲线,通常采用包络线法来判断施加
ESD电压前后测试脚的电流-电压曲线的变化。当相对包络线小于15%判断为施加
ESD电压前后的电流-电压曲线没有变化,该管脚还可以承受更高的ESD电压;
p继续往上增加电压,直到超出15%这个范围,比如加到4500V,相对包络线超出了
15%,就表明该测试管脚已经超过了ESD承受范围,而这个时候所加的ESD电压
4500V的前一档,也就是说4000V就是该测试脚所能承受的最高ESD电压;
p再对该测试脚进行NS、PD、ND等其它三种模式的测试,如果四种模式都能通过
4000V,并且经过ESD打击后电路的功能没有改变,还要三个样品都能够重复该试
验,这才表示这个管脚的ESD耐压为4000V。
ESD测试方式
通常ESD水平分为三级:
p一级:0~1999V
p二级:2000~3999V
p三级:4000~8000V
对于一些特殊的应用,ESD耐压要求超过10000V,那就是在三级的基础
上继续往上增加ESD电压,直到所加电压超过10000V,并且测试脚的电
流-电压曲线没有变化,表明该芯片的ESD耐压可以高达10000V。
ESD保护电路设计
p这种结构包括栅极和源极短接的薄栅管MP、栅
您可能关注的文档
- 集成电路设计与验证 课件 4.5 项目四 任务五 电压基准源设计与验证.pdf
- 集成电路设计与验证 课件 4.3 项目四 任务三 单级放大器及拓展设计与验证.pdf
- 集成电路设计与验证 课件 4.2 项目四 任务二 电流镜设计与验证.pdf
- 集成电路设计与验证 课件 4.1 项目四 任务一 长沟道MOS管工作原理认知.pdf
- 集成电路设计与验证 课件 3.4 项目三 任务四 CMOS逻辑门电路设计与验证.pdf
- 集成电路设计与验证 课件 3.1 项目三 任务一 CMOS集成电路设计认知.pdf
- 集成电路设计与验证 课件 3.5 项目三 任务五 CMOS基本逻辑部件的设计与验证.pdf
- 集成电路设计与验证 课件 3.2 项目三 任务二 MOS晶体管工作原理.pdf
- 集成电路设计与验证 课件 3.3 项目三 任务三 CMOS反相器设计与验证.pdf
- 读《教有所思》有感(精选5篇).pdf
文档评论(0)