集成电路设计与验证 课件 3.1 项目三 任务一 CMOS集成电路设计认知.pdf

集成电路设计与验证 课件 3.1 项目三 任务一 CMOS集成电路设计认知.pdf

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

集成电路职业标准建设系列丛书

集成电路1+X职业技能等级证书系列丛书

高等教育出版社

01CMOS集成电路设计简介

02CMOS数字集成电路的设计流目录/CONTENT

程和方法

03设计工具Cadence认知

任务1.1

CMOS集成电路的特点

01低功耗

02开关速度快

03抗干扰能力强

04电源电压适应范围宽

05易于与其他电路接口

CMOS集成电路设计过程

01•功能定义03•版图设计

02•逻辑设计与电路设计

任务1.2

CMOS数字集成电路正向设计典型流程

编译得到门级网表

综合

电路功能定义Design

优化门级网表compiler

Verilog代码编写布局布线得到版图ICC

(RTL级)

NC-编写测试激励,后仿真

verilog进行电路功能

仿真

N

结果

N结果YOK?

OK?

Y

电路生产

CMOS数字集成电路反向设计典型流程

反向提取的全定制设计

逻辑的逻辑

逻辑图输入Cadence

(Schematic)Composer

仿真激励生成

(Verilog)

Cadence

仿真NC-Verilog

仿真结果查看

(Simvision)

完成设计验证

任务1.3

Cadence设计工具简介

Cadence

Cadence软件是美国Cadence公司所开发的集

成电路设计软件的简称,它是一套大型的EDA

综合开发工具软件

您可能关注的文档

文档评论(0)

lai + 关注
实名认证
内容提供者

精品资料

版权声明书
用户编号:7040145050000060

1亿VIP精品文档

相关文档