3.2.2-3多位加法器、加减运算器 (1).pptx

3.2.2-3多位加法器、加减运算器数字电子技术

DigitalElectronics主讲人：朱宇1

2把n个全加器串联起来，从二进制低位开始逐位相加至高位，低位的进位输出连接到相邻高位的进位输入，最后得出和数。串行加法器只能在低位完成运算后，才能逐步完成高位的运算。尽管串行进位加法器各位相加是并行的，但进位却由低位向高位逐级传递。这样，最高位的运算结果必须等到低位的运算完成后才能确定。用全加器构成串行加法器图3-13全加器的逻辑图与逻辑符号

3为了提高运算速度，在逻辑设计上采用超前进位的方法，每一位的输入同时预先形成，而不需要由低位逐位进位送来后才形成。根据进位表达式：可令：超前进位加法器Gi称为第i位的进位生成项，Pi称为进位传递条件，同时就有：

44位超前进位加法器可以递推出各位全加器的表达式：超前进位加法器其中C0-1为来自外部的低位进位输入，Gi=AiBi，Pi=AiBi(i=1,2,3,4)是各位的进位生成项和进位传递条件。

5每位产生的和及进位直接与前几位有关，即输出的结果直接由输入数及进位的逻辑关系得到，这种逻辑电路就称为超前进位加法器。超前进位加法器的逻辑电路远比串行进位加法器复杂，若位数更多的话，其复杂程序也迅速增加。超前进位加法器

6从引脚图上可知，输入端A0~A3、B0~B3，C0-1为最低位的进位输入端；输出端为S0~S3，C3为最高位进位输出。实际上，当需要计算更多位的二进制数时，可将多片4位加法器连接起来，较低位加法器的进位输出端接到较高位加法器的进位输入端，而不需要额外增加辅助电路。法器串联起来构成16位加法器，显然片与片之间并不是超前进位的。。超前进位加法器

7减法运算是加法运算的逆运算，可以利用加法器构成实现减法运算的减法器。方法是用被减数加上减数的补码。如减法运算Y=A-B，可以转换成Y=A+(-B)的加法运算，问题是需要先求出减数B的相反数(-B)的二进制编码。将B的二进制编码进行取反后再加上1就可以得到B的补码-B。如A=9，B=3，则Y=A-B=A+(-B)=9+(-3)=6用4位二进制运算，有A=1001，B=0011，-B=1100+1=1101则在运算结果中，产生出来的最高位进位对减法运算结果不起作用，可以将其自动丢弃，也称为自然丢失。二进制并行加/减运算器

8?二进制并行加/减运算器

数字电子技术Theend!DigitalElectronics9