停车场计数器的设计.docVIP

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

PAGE/NUMPAGES

电子课程设计

——停车场计数器

学院:太原科技大学华科学院

专业:电气工程及其自动化

班级:电气122202H班

姓名:白健

学号:2

指导老师:黄庆彩

2014年12月

目录

设计任务与要求……1

总体框图……………2

选择器件……………3

功能模块…………14

总电路图…………19

心得………20

参考文献……………….。20

停车场计数器

一、设计任务与要求

1.1设计目的:

(1)掌握可任意预置的定时显示报警系统的构成、原理与设计方法;

(2)熟悉集成电路的使用方法。

1.2基本要求:

(1)能够预置初始车位数,能够显示空余车位,从0—999;

(2)在出口处里、外分别安装两个传感器(比如红外传感器)A、B,每当有车辆进入时将顺序经过A、B,每当有车辆出去时将顺序经过B、A,设计电路能够区分此车辆进入还是出去。

(3)进入车辆,空余车位数减1;车辆离去,空余车位数加1。

二、总体框图

显示器

显示器

译码器

译码器

入车脉冲信号

入车脉冲信号

可逆计数器

可逆计数器

出车脉冲信号

出车脉冲信号

提示灯

提示灯

设计思路

我设计的停车场电子车位计数器电路主要有四大部分,即车位空位数计数部分、译码部分、显示部分和提示灯提示部分。进出的每辆车都会触发门口的红外遥感,给计数器一个脉冲信号,使计数器进行加减计数,由显示部分将所剩余的车位数显示出来,提示灯部分提示是否有空余的车位。

(一)计数部分:用三个可逆计数器74LS192联级组成100进制可逆计数电路,预置最大值999;

(二)译码部分:用七段式译码器74LS48将8421BCD码转化为共阴极七段数码管需要的逻辑状态二进制代码;

(三)显示部分:采用共阴极七段式显示器,将二进制码以十进制的形式显示出来;

(四)提示灯部分:由555定时器组成的单稳态触发器驱动灯泡发光,提示空车位数为0。

三、选择器件

序号

元件名称

规格及用途

数量

1

定时器

LM555CN

1片

计数器

74LS192N

3片

3

译码器

74LS48

3片

4

显示器

SEVEN-SEG-COM-K

3片

5

三输入或门

4075BP

1片

6

四输入或门

4072BD

3片

7

电阻排

RPACK7300

3个

电阻

1k

1个

电容

1uF

1个

10

电容

0.01uF

1个

11

单刀双掷开关

SPDT

2个

12

灯泡

4V5W

1个

13

导线

若干

3.1可逆计数器74LS192

计数开始时,先在RD端输入一个正脉冲,此时两个计数器均被置为0状态.此后在LD端输入“1”,RD端输入“0”,则计数器处于计数状态。

在个位的74LS192(1)的CU端逐个输入计数脉冲CP,个位的74LS192开始进行加法计数。在第10个CP脉冲上升沿到来后,个位74LS192的状态从1001→0000,同时其进位输出从0→1。此上升沿使十位的74LS192(2)从0000开始计数,直到第100个CP脉冲作用后,计数器由10011001恢复为00000000,完成一次计数循环.当第一级计数器的CPU端接收到脉冲信号时,计数器进行加法计数;当计数器的CPD端接收到脉冲信号时,计数器进行减法计数和加法计数。第一级计数为9时下一个脉冲到来时,第一级计数器加1进位变零,向上一级进位;减法计数时,当第一级计数器为0时,下一个脉冲到来时,上一级计数器借位,第一级从10减1变为9,

3.1.1逻辑符号和引脚图

图3。1(a)逻辑符号和(b)引脚图

(a)

(b)

真值表:

MR

PL

CPU

CPD

MODE工作模式

X

X

X

Reset(Asyn.)清除

L

L

X

X

Preset(Asyn.)预置

H

NoChange保持

H

CountUp加计数

L

H

CountDowN减计数

3.1.2功能表

表3。174LS192功能表

?????????输入

??输出

MR

P3

P2

P1

P0

Q3

Q2

Q1

Q0

?1

×

×

×

×

×

×

0

0

?0

?0

×

d

c

b

a

c

b

a

?0

?1

?

1

×

×

×

×

???加

文档评论(0)

李荣升 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档