频率计设计(VHDL)_原创文档.pdfVIP

《现代数字系统设计》

实验题目：频率计设计

要求：实现一个可测频率范围为1Hz——1MHz的数字频率计，并用数码管显示测量结

果，并对测量精度进行分析说明。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYpinlvjiIS

PORT(CLK,IN_CLK,SCLK:INSTD_LOGIC;sclk

WEI:OUTSTD_LOGIC_VECTOR(5DOWNTO0);

DUAN:OUTSTD_LOGIC_VECTOR(7DOWNTO0));

ENDpinlvji;

ARCHITECTUREDISPLAYOFpinlvjiIS

SIGNALEN,RET,J:STD_LOGIC;

SIGNALB1,B2,B3,B4,B5,B6:STD_LOGIC_VECTOR(3DOWNTO0);

SIGNALLED1,LED2,LED3,LED4,LED5,LED6:STD_LOGIC_VECTOR(3DOWNTO0);

SIGNALQ,NUM:STD_LOGIC_VECTOR(3DOWNTO0);

SIGNALs:STD_LOGIC_VECTOR(7DOWNTO0);

SIGNALCOUNT:STD_LOGIC_VECTOR(25DOWNTO0);fenpinjishu

BEGIN

PROCESS(CLK)

BEGIN

IF(CLKEVENTANDCLK=1)THEN

IF(COUNTHEN

J=1;

COUNT=COUNT+1;

ELSIF(COUNTHEN

J=0;

COUNT=COUNT+1;

ELSECOUNT=(OTHERS=0);

ENDIF;

ENDIF;

ENDPROCESS;

EN=J;

PROCESS(EN,IN_CLK,RET)

BEGIN

IF(RET=1)THEN

RET=0;

ELSIF(RISING_EDGE(IN_CLK))THEN

IF(EN=1)THEN

B1=B1+1;

ELSE

B2=B2+1;

ELSE

B3=B3+1;

ELSE

B4=B4+1;

ELSE

B5=B5+1;

ELSE

B6=B6+1;

ELSE

ENDIF;

ENDIF;

ENDIF;

ENDIF;

ENDIF;

ENDIF;

ELSERET=1;

ENDIF;

ENDI