EDA技术项目教程——基于VHDL与FPGA 课件 项目1 数据比较器的设计与实现 (3).pptx

EDA项目教程

——基于VHDL与FPGA;本章要点

可编程逻辑器件

QuartusⅡ软件的图形输入方式

QuartusⅡ软件LPM宏单元库;2.1可编程逻辑器件;1．早期PLD的编程工艺

早期PLD主要包括可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）和通用阵列逻辑（GAL）。采用熔丝编程工艺，其原理是在器件可以编程的互连节点上设置有相应的熔丝。在编程时，对需要去除连接的节点上通以编程电流烧掉熔丝，而需要保持连接的节点则不通电保留熔丝，编程结束后器件内熔丝的分布情况就决定了器件逻辑功能。

早期的PLD只允许编程一次，不利于设计调试与修改。但是，其抗干扰能力强、工作速度快，集成度与可靠性都很高，并且价格相对低廉。

;（1）EPROM：采用浮栅编程技术，在断电时存储的数据不会丢失，保存10年，其电荷损失不大于10％。擦除EPROM时，需要将器件放在紫外线或X射线下照射10~20分钟。其缺点是擦除时间较长，且需要专门的器件。

（2）EEPROM：采用隧道浮栅编程技术，其编程和擦除都是通过在MOS管的漏极和控制栅上，加一定幅度和极性的电脉冲实现，不需要紫外线照射。EEPROM的擦除和写入都是逐点进行的，对每一个点先擦后写，需要花费一定的时间。与EPROM相比，具有擦除方便、速度快的优点，因而受到用户的欢迎。

（3）FlashROM：采用没有隧道的浮栅编程技术，栅极靠衬底较近，是E2PROM编程器件的改进型。擦写过程与EEPROM基本一致，但擦除不是逐点进行，而是一次全部擦除，然后再逐点改写，所以其速度比E2PROM编程器件还要快。;（1）反熔丝（Antifuse）

反熔丝技术是通过击穿介质达到连通线路的目的。

（2）静态存储器（SRAM）

每个连接点用一个静态触发器控制的开关代替熔丝，当触发器被置1时，开关接通；置0时，开关断开。在系统不加电时，编程数据存储在片外的E2PROM器件、FlashROM器件、硬盘或软盘中。在系统上电时，把这些编程数据立即写入到FPGA中，从而实现对FPGA的动态配置；系统掉电时，片内的编程数据将全部丢失。;1．逻辑资源量的选择

2．芯片速度的选择

3．器件功耗的选择;（1）FPGA是“时序丰富”型的，更适合于完成??序逻辑，CPLD是“逻辑丰富”型的，更适合于完成各种算法和组合逻辑，即FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。

（2）FPGA主要通过改变内部连线的布线来编程，CPLD通过修改具有固定内连电路的逻辑功能来编程。又由于CPLD有专用连线连接宏单元，信号到每个宏单元的延时相同并且延时最短，所以CPLD比FPGA有较大的时间可预测性，可以预测管脚到管脚的最大延迟时间。

（3）CPLD主要是基于E2PROM或FlashROM存储器编程，其优点是在系统断电后，编程信息不丢失，且无需外部存储器芯片，使用简单。FPGA大部分是基于SRAM编程，其优点是可进行任意次数的编程，其缺点是编程信息需存放在外部存储器上，每次上电时，需从器件的外部存储器或计算机中将编程数据写入SRAM。;2.2.1半加器

只考虑两个加数本身的相加，不考虑来自低位的进位，这样的加法运算称为半加，实现这种运算的逻辑电路称为半加器。半加器可对两个一位二进制数进行加法运算，同时产生进位。

1．题目要求利用QuartusⅡ软件的图形输入方式，设计一位二进制半加器，完成编译和波形仿真后，下载到实验平台验证电路功能。

2．电路设计设半加器的输入端为A（被加数）和B（加数）；输出端为S（和）和C（进位）。;半加器的题目要求列出真值表;（1）在计算机的E盘，建立文件夹作为项目文件夹。

（2）启动QuartusⅡ，单击【CreateaNewProject】按钮打开新项目建立向导，也可以单击菜单File→New→NewQuartusIIProject，在新项目建立向导对话框中分别输入项目文件夹、项目名和顶层设计实体名。项目名为HalfAdd、顶层设计实体名也为HalfAdd。

（3）由于采用图形输入方式，在添加文件对话框的Filename中输入HalfAdd.bdf，然后单击【Add】按钮，添加该文件。

（4）在器件设置对话框中，根据实验箱或开发板上使用的器件决定选择的芯片系列和具体元件，本书选择CycloneⅣE系列的EP4CE10E22C8芯片。

（5）单击【Finish】按钮，关闭新项目建立向导。;（1）编辑。单击File→New选项，选中BlockDiagram/SchematicFile，单击【OK】按钮，打开图形编辑器窗口。

（2）打开图