《数字电路EDA设计》课件第六章 典型数字系统设计.pptVIP

使用VHDL编程控制1602LCM的运行，一般使用状态机法，即将1602LCM的工作过程分解为若干个状态，每一状态发送某一控制指令给指令寄存器IR以实现指定的显示效果。在16x2LCD的显示屏上显示“HELLOWORLD!”介绍状态机的LCM接口控制方法。1602显示的硬件验证（1）确定管脚对应关系（2）由QUARTUSII进行管脚分配（3）电平定义（4）观察验证串口通信串口即串行数据接口，串口按位（bit）发送和接收字节。由于串口长期使用RS-232C标准进行数据传输，所以有些场合也将串口称为RS-232C接口。标准的RS-232C接口协议规定了25根信号线，对应的串口接插件称为DB25。但一般使用其中的9根线足可完成串口通信，与此对应的串口接插件称为DB9。如果串口通信双方始终处于就绪状态下准备收发数据，则可以采用最简单而实用的方法：三线连接法，即将地线、发送数据线、接收数据线分别对应相连。EDA系统中，通常CPLD或FPGA芯片的数据运算能力相对CPU而言较弱，因此当数据需要作复杂的运算处理时，经常需要将数据传送给PC机或其他CPU进行处理。由于PC机一般都具备串行口COM1或COM2，因此通过串行口实现CPLD或FPGA与PC机之间通信就成为较常见的选择。异步串口数据传送格式异步串口数据传送格式的指标主要是波特率、起始位、数据位、停止位和奇偶校验位。对于两个相互通信的端口，这些指标必须匹配。波特率是串口最重要的指标，用来衡量数据传送速率，它表示每秒钟传送的二进制代码的个数，单位是bit/秒。例如1200波特表示每秒钟发送1200个bit。RS-232C串口在没有数据传送时始终保持为逻辑‘1’状态，当发送方准备发送数据时，首先发出一个逻辑‘0’，这个低电平就是起始位。接收方收到起始位后，就开始准备接收数据。起始位在异步串口通信过程中起到同步的作用。数据位是实际传送的信息数据。实际的数据位位数可以是5、6、7和8位。根据实际传送的内容可以进行数据位的设置，如传送标准的ASCII码时，可以选择7位，而传送扩展的ASCII码时可以设置为8位。设置奇偶校验位是串口通信中一种简单的检错方式。奇校验是指接收方收到数据位与检验位中‘1’的个数始终保持为奇数，而偶检验是指接收方收到数据位与检验位中‘1’的个数始终保持为偶数。通信双方必须事先约定奇偶检验方式。VHDL描述RS-232C串口串口通信的VHDL程序仿真结果串行口通信的仿真结果如图6-16所示。从图中可以看出，每发送完一个字节，即8位数据后，线路上将输出一个高电平，之后又开始传送下一个字节。同样，仿真波形显示，有效数据到达接收管脚rxd之前，线路上保持为高电平，直到收到一个低电平起始位，将该起始位后的8位数据串行接收后依次送到保存接收结果的信号data的各位串口通信的硬件验证确定管脚对应关系由QUARTUSII进行管脚分配电平定义输入验证2FSK信号产生器FSK基本原理2FSK信号产生器2FSK信号产生器的VHDL描述2FSK的仿真结果2FSK的硬件验证在通信领域，为了传送信息，一般都将原始的信号进行某种变换变成适于传输的信号形式。在数字通信系统中一般将原始信号（图像、声音等）经过量化编码变成二进制码流，称为基带信号，但数字基带信号一般不适合于直接传输。FSK即为一种常用的数字调制方式，其波形如图6-18示。FSK又称移频键控，它是利用载频频率的变化来传递数字信息。数字调频信号可以分为相位离散和相位连续两种。若两个载频由不同的独立振荡器提供，它们之间相位互不相关，就称相位离散的数字调频信号；若两个频率由同一振荡信号源提供，只是对其中一个载频进行分频，这样产生的两个载频就是相位连续的数字调频信号。2FSK是数字通信常用的调制方式。FPGA与CPLD均是典型的数字器件，使用VHDL编程能准确地描述2FSK的调制过程，可靠地实现2FSK。本例由FPGA或CPLD产生正弦信号的采样值，通过时钟的变化控制输出正弦信号频率的变化，以伪随机序列作为被调制信号进行实验观察。2FSK信号发生器框图如图6-19所示，整个系统共分为分频器、m序列产生器、跳变检测、2选1数据选择器、正弦波产生器和DAC模数变换器等六部分，其中前五部分由FPGA或CPLD器件完成。一、分频器二、m序列产生器三、跳变检测四、2选1数据选择器五、正弦信号的产生本实例中数据速率为1KHz，要求产生1KHz和2KHz的两个正弦信号。对正弦信号每周期取100个采样点，因此要求能产生三个时钟信号：1K