电子技术基础课件：寄存器.pptxVIP

;寄存器是数字系统中常见的主要部件，寄存器是用来存入二进制数码或信息的电路，由两个部分组成，一个部分为具有记忆功能的触发器，另一个部分是由门电路组成的控制电路。按照功能的不同，可将寄存器分为数据寄存器和移位寄存器两大类。数据寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。;寄存器是利用触发器置0、置1和不变的功能，把0和1数据存入触发器中，以Q端的状态代表存入的数据，例如存入1，Q=1；存入0，Q=0。每个触发器能存放一位二进制代码，存放N位数据就应具有N个触发器。控制电路的作用是保证寄存器能正常存放数据。;1.基本寄存器

图8-47所示为用D触发器构成的4位二进制数据寄存器，当接收脉冲CP有效时只要一拍就完成接收代码的功能，即能将输入数据D3D2D1D0直接存入触发器，变为：

。此后这一状态将保持下去，一直到CP的下一个上升沿到来为止。这就相当于将D3D2D1D04个数据暂时寄存在这一基本寄存器中。;由于这一电路只需一步操作就能完成数据寄存的全过程，所以称这种方式为单拍工作方式。而双拍工作方式是在数据存入寄存器之前，必须先进行清零工作，把以前存储的数据清除之后，才能进行置数操作。目前应用较多的是单拍工作方式。

目前常用的中规模集成4位基本寄存器主要是由多个边沿D触发器组成的触发型寄存器，如74LS171（4D）、74LS171（6D）、74LS175（4D）、74LS273（8D）等。;图8-48分别给出集成基本寄存器74LS175的逻辑电路图和引脚排列图。;其中RD是异步清零控制端。在往寄存器中寄存数据或代码之前，必须先将寄存器清零,否则有可能出错。1D～4D是数据输入端,在CP脉冲上升沿作用下，1D～4D端的数据被并行地存入寄存器。输出数据可以并行从1Q～4Q端引出，也可以并行从1～4端引出反码输出。

上???介绍的寄存器只有寄存数据或代码的功能。有时为了处理数据，需要将寄存器中的各位数据在移位控制信号作用下，依次向高位或向低位移动1位。具有移位功能的寄存器称为移位寄存器。;2.移位寄存器

移位寄存器和基本寄存器不同，移位寄存器不仅能存储数据，而且具有移位的功能。照数据移动的方向，可分为单向移位和双向移位.而单向移位又有左移和右移之分。移位寄存除了接受、存储、输出数据外，同时还能将其中寄存器的数据按一定方向进行移动。移位寄存器有单向和双向移位寄存器之分。;（1）单向移位寄存器

单向移位寄存器只能将寄存的数据在相邻位之间单方向移动。按移动方向分为左移位寄存器和右移位寄存器两种类型。图8-49所示是用边沿D触发器构成的单向移位寄存器，其特征为移位寄存器的个数决定了存储单元的个数；各个存储单元受统一个时钟信号的控制，即电路工作是同步的，属于同步时序电路。;假设各个触发器的起始状态均为0，根据时序逻辑电路功能分析的步骤，得

时钟方程：

驱动方程：

触发器特征方程为：

将对应驱动方程分别代入D触发器特征方程，进行化简变换可得状态方程：

;根据假定电路初态，在某一时刻电路输入数据D在第一、二、三、四个CP脉冲时依次为1、0、1、1，根据状态方程可得到对应的电路输出D3D2D1D0的变化情况，如表8-21所示。;在确定该时序电路的逻辑电路功能时，由时钟方程可知该电路是同步电路。

从表8-21可知，在右移移位寄存器电路中，随着CP脉冲的递增，触发器输入端依次输入数据D，称为串行输入，输入一个CP脉冲，数据向右移位一位。输出有两种方式：数据从最右端Q0依次输出，称为串行输出；由Q3Q2Q1Q0端同时输出，称为并行输出。串行输出需要经过八个CP脉冲才能将输入的四个数据全部输出，而并行输出只需四个CP脉冲。时序图如图8-50所示。;下页;（2）双向移位寄存器

以图8－51中触发器FF0