处理器总线时序和系统总线课件.ppt

處理器匯流排時序

和系統匯流排5.1處理器匯流排引腳的記憶方法對引腳按數據、地址、控制三大功能歸類；按引腳英文名稱記憶引腳功能；在不同組態的應用中記憶；8086引腳（1）地址/數據匯流排AD15~AD0（雙向、三態）（2）地址/狀態線A19/S6~A16/S3（輸出、三態）（3）控制匯流排最大組態主要由匯流排控制器8288形成。（4）電源線VCC和地線GND8086的引腳當33腳（MN/MX）接＋5V時，CPU處於最小工作方式。當33腳（MN/MX）接地時，CPU處於最大工作方式。最小組態 用於單個微處理器組成的系統，由8086產生系統所需的全部控制信號。最大組態 用於多處理器系統中，8086不直接提供控制信號。5.1.18086微處理器的引腳功能1、8086的兩種組態8086最小方式典型系統結構當33腳（MN/MX）接＋5V時，CPU處於最小工作方式。M/-IO——M/-IO引腳用於區別CPU訪問的是記憶體還是I/O端口。DT/-R——數據發送/接收信號（datatransmit/receive）表明微處理器數據匯流排是發送數據（DT/R＝1）還是接收數據（DT/R＝o）。SS0——該信號與M/-IO和DT/-R一起用來指示當前匯流排的操作週期。-WR（writeLine）——寫控制，用來選通將8086的數據輸出到記憶體或I/O設備。最小模式下8086的特殊引腳最小模式下8086的特殊引腳-DEN——數據匯流排允許（databusenable）用來啟動外部數據匯流排緩衝器。HOLD——保持請求信號用來申請一次直接記憶體存取（DMA）。-INTA（interruptacknowledge）——中斷回應信號是對INTR輸入引腳的回應。ALE（Addresslatchenable）——地址鎖存允許信號表明8086的地址/數據匯流排包含的是地址資訊，該地址可以是記憶體地址也可以是I/O端口號。8086最大方式的典型系統結構5.3處理器時序5.3.18086處理器時序一、時鐘週期：由電腦的主頻決定（主頻的倒數），用T表示，又稱T狀態。二、匯流排週期：8086/8088通過匯流排從記憶體或I/O介面讀寫一個位元組（或字）所用的時間稱為一個匯流排週期。三、指令週期：CPU執行一條指令所用的時間，它可以包含若干個匯流排週期。四、一個匯流排週期至少包括4個時鐘週期。T1T2T3T4T3TwT4Tw等待週期CLK匯流排週期1、時序的基本概念記憶體的讀、寫操作I/O口的讀、寫操作中斷回應操作基本匯流排週期8086CPU的典型時序狀態READY5.4系統匯流排CPU就像人的大腦，主板上的晶片組則可視為人的小腦，協調著各器件的工作，匯流排結構就像人的神經，傳遞著數據和控制資訊。所謂匯流排，是一組連接各個部件的公共通信線.匯流排英文為BUS。BUS原本為公共汽車的意思，既然公共汽車，自然誰都可以上去，匯流排沿用BUS，意思也是說任何一部件的資訊都可“搭乘”BUS傳送。然而，任一瞬時匯流排上只能出現一個部件發往另一部件的資訊，這意昧著匯流排只能分時使用，而這是需要加以控制的，匯流排使用權的控制是構造系統時應考慮的重要問題。但是用戶感覺不到這一點，這是設計者的事情。匯流排是一組物理導線，並非一根。根據匯流排上傳送資訊的不同，分為地址匯流排（AB）、數據匯流排（DB）和控制匯流排（CB）。顧名思義，AB傳送地址資訊，DB傳送數據或指令，CB用來傳送控制信號。現在，微型機階匯流排已經標準化。目前586微機中廣泛採用的是ISA和PCI兩種匯流排標準。5.4.1概述1.片內匯流排

???片內匯流排是指在微處理機晶片內部的匯流排,是用來連結各功能部件的資訊通路,例如CPU晶片中的內部匯流排,它是ALU寄存器和控制器之間的資訊通路.

???片內匯流排根據其功能又被分為地址匯流排、數據匯流排和控制匯流排。

???這種匯流排是由微處理機晶片生產廠家設計的.1、匯流排的分類

???片匯流排是指在印刷電路板上連接各插件的公共通路。

???例如CPU及其支持晶片(南橋北橋晶片)與其局部資源（記憶體）之間的通道即屬於主板局部匯流排.

??????2.片匯流排

???內匯流排又稱為系統匯流排,這是指模組式微處理機機箱內的底板匯流排，用來連接構成微處理機的各插件板卡.

???它可以用來擴展某塊CPU板的局部資源,如PCI、ISA等。3.內匯流排主板的匯流排結構

???