《集成电路制造工艺与工程应用》第二十三讲.pptxVIP

第二十三讲：深亚微米工艺制程技术;内容;STI隔离工艺

双阱工艺;STI隔离工艺：利用氧化硅填充沟槽，在器件有源区之间嵌入很厚的氧化物，从而形成器件之间的隔离。利用STI隔离工艺可以降低寄生电容、防止寄生器件导通和改善闩锁效应。

清洗。将晶圆放入清洗槽中清洗，得到清洁的表面。

STI热氧化。利用炉管热氧化生长一层厚度约100?SiO2薄膜，同时修复AA刻蚀时对沟槽边缘表面的损伤，并使STI底部沟槽的拐角圆一些，减小接触面。SiO2薄膜可以作为后续HDPCVD工序的缓冲，因为HDPCVD工艺是在淀积的同时也进行溅射刻蚀，该层SiO2薄膜可以保护衬底硅。;淀积厚的SiO2层。利用HDPCVD淀积一层很厚的SiO2层，厚度约5500~6500?。因为HDPCVD是用高密度的离子电浆轰击溅射刻蚀，可以防止CVD填充时洞口过早封闭，避免产生空洞现象，所以HDPCVD的台阶覆盖率非常好，可以有效的填充STI的空隙。

RTA快速热退火。通过RTA快速热退火修复HDPCVD对衬底的损伤，因为HDPCVD工艺中的溅射刻蚀会损伤衬底硅。;AR（ActiveAreaReverse）光刻处理。通过微影技术将AR掩膜版上的图形转移到晶圆上，形成AR的光刻胶图案，非AR区域上保留光刻胶。利用AA层版图进行逻辑运算，得到AR掩膜版。AA作为AR光刻曝光对准。

测量AR套刻。收集曝光之后的AR与第零层的套刻数据。

检查显影后曝光的图形。;AR刻蚀。利用干法蚀刻去除大块AA区域上的的氧化硅，刻蚀最终停在Si3N4上。AR刻蚀的目的是通过干法刻蚀去除大块AA区域上的大块氧化硅，留下小块的氧化硅，这样有助于后续STICMP工艺完全去除表面凹凸不平的氧化物，得到更平整均匀的表面，同时也可以防止因为大块AA上的氧化硅应力过大而在STICMP工艺时损伤AA。

去光刻胶。利用干法刻蚀和湿法刻蚀去除光刻胶。

;STICMP。通过CMP进行STI全局平坦化。Si3N4作为STICMP的停止层，考虑到工艺的裕量，要把Si3N4上的氧化物完全清除，防止氧化物覆盖在Si3N4上影响后续步骤刻蚀Si3N4。当终点侦测器侦测到Si3N4的信号时还需要再研磨一段时间，但Si3N4的硬度较大，氧化硅研磨速率会更快，STI区域的氧化硅会比Si3N4区域略??。

清洗。首先利用NH4OH和H2O清洗，再使用HF：H2O（100：1）清洗，最后用超纯净水清洗，得到清洁的表面。因为STICMP是用化学机械的方法，会产生的颗粒很多，所以要清洗。;湿法刻蚀去除Si3N4。利用180℃浓度91.5%的H3PO4与Si3N4反应，去除晶圆上的Si3N4，刻蚀停在氧化硅上。因为热H3PO4对氧化物的刻蚀率非常低，如果前一道STICMP没有把Si3N4上的氧化物完全清除，残留的氧化物覆盖在Si3N4上，最终导致这一步工艺也不能完全清除Si3N4。

湿法刻蚀去除前置氧化层。湿法刻蚀用一定比例的HF、NH4F和H2O去除前置氧化层。因为经过上面一系列的工艺，衬底硅的表面会有很多损伤，前置氧化层损伤也很严重，因此要去掉前置氧化层后生长一层氧化硅来改善这些损伤。;双阱工艺：是指通过离子注入掺杂形成NW和PW的工艺。与亚微米工艺类似，对于CMOS工艺制程技术，NMOS是制造在PW里的，PMOS是制造在NW里的。它的目的是形成PN结隔离，使器件之间形成电性隔离，优化晶体管的电学特性，例如改善CMOS的闩锁效应。评价阱的关键参数是结深和阱电阻。?

清洗。清洗槽的溶液是一定比例的NH4OH、H2O2和H2O，得到清洁的表面。

生长牺牲层氧化硅。利用炉管热氧化生长一层二氧化硅薄膜，它是干氧氧化法。利用高纯度的氧气在900℃左右的温度下使硅氧化，形成厚度约200?~300?的二氧化硅。牺牲层氧化硅可以防止离子注入隧道效应，隔离光刻胶与硅衬底，防止光刻胶接触污染硅衬底，也可以捕获硅表面的缺陷。同时为了消除Si3N4对有源区表面的影响，改善表面状态，生长牺牲层氧化硅是必须的。?;NW光刻处理。通过微影技术将NW掩膜版上的图形转移到晶圆上，形成NW的光刻胶图案，非NW区域保留光刻胶。AA作为NW光刻曝光对准。

量测NW套刻。收集曝光之后的NW与AA层的套刻数据。

检查显影后曝光的图形。

;NW离子注入。利用离子注入形成N型的阱。

NW离子注入包括三道:

第一道离子注入磷，