数字电子技术基础课件.pptx

数字电子技术基础;第一章：逻辑代数基础;1.1概述;1.1.2数制和码制;2、二进制（Binary);十进制;二、数制转换;;二、码制;十进制;1.2逻辑代数中的三种基本运算;2、与逻辑真值表;二、或逻辑运算;三、非运算;四、几种最常见的复合逻辑运算;1.3逻辑代数的基本公式和常用公式;试证明：A+AB=A;1.4、逻辑代数的基本定理;1.5逻辑功能的描述方法;1.5.3逻辑图;1.5.4各种逻辑功能描述方法间的转换关系;Y＝AAB·BAB;;1.6.2化简的原则;例2：;1.7逻函的卡诺图化简法;如：Y（A、B、C、D）＝ABCD+ABCD+ABC;②、所有最小项之和恒等于1;如：Y（A、B、C、D）＝ABCD+ABCD+ABC;②、所有最小项之和恒等于1;注：;显然，在真值表中，几何相邻的两个最小项未必满足逻辑相邻。那么，能否将真值表中的最小项重新排列从而使得几何相邻必逻辑相邻呢？答案是：能，那就是真值表！;四变量：;四个相邻项合并可消去两个变量，

如：;;例3：;Y＝ABCD+ABCD;ABCD;第二章：门电路;2.2二、三极管的开关特性

;2.2.2三极管的开关特性;2.3最简单的与、或、非门电路;2.3.2二极管或门;2.3.3三极管非门;Ib;又因为Iｂ＞IBS，所以T饱和导通，ｖｏ＝0V;;二、电压传输特性Ｖo＝ｆ（VI）;然后根据电压传输特性曲线由：;;2.4.2TTL反相器输入、输出特性;1、高电平输出特性;3、扇出系数NO;三、输入端负载特性ｖI＝ｆ（RI）;二、OC(OpenCollectorGate)门和TS(Three-StateOutput)门;;2、TS门;单总线：;2.6CMOS门电路;2.6.2CMOS反相器的输入、输出特性;B;第三章：组合逻辑电路;3.1概述;3.2组合逻辑电路的分析方法和设计方法;ABC;例：电路设计一三人表决电路。;3.3几种常用的组合逻辑电路;由真值表写出逻函表达式并利用约束项化简可得：;由电路易得：;逻辑符号：;3.3.2译码器;集成3线—8线译码器74LS138，电路见P146、F3.3.8。;Y0Y1Y2Y3Y4Y5Y6Y7

74LS138

S1S2S3A2A1A0;三、显示译码器;由真值表可求出各输出端逻函表达式，如：;?集成BCD码—七段显示译码器7448：;?灭零输出信号RBO：;3.3.3数据选择器;二、集成数据选择器;功能表为：;?全加器;3.3.5数值比较器;A3B3

A3B3

A3=B3

A3=B3

A3=B3

A3=B3

A3=B3

A3=B3

A3=B3;3.3.6用集成器件设计组合逻辑电路;Y0Y1Y2Y3Y4Y5Y6Y7

74LS138

S1S2S3A2A1A0;例3：用8选1实现逻函Z=ABC+BD+ABCDE;3.4组合逻辑电路中的竞争_冒险现象;;第四章：触发器;4.1概述;4.2触发器;?时序图;4.2.2同步RS触发器;?时序图;4.2.3主从型触发器;?时序图;2、工作原理;?时序图;4.2.4边沿型触发器;二、维持阻塞触发器;?动作特点;5.1概述;5.1概述;5.2时序逻辑电路的分析方法;例：;输出方程：;5.3若干常用的时序逻辑电路;二、移位寄存器;74LS194A:;?加法;状态转换图：;Q3Q2Q1Q0

CRD

LD74161EP

D3D2D1D0ET;?减法;?双时钟同步十六进制可逆计数器74LS193：;次态方程：;?减法;输出方程：;二、异步计数器;状态方程：;3、二—五—十进制异步计数器74LS290;三、任意进制计数器;改进型电路：;上述大模构建小模的方法由于没有1001这个状态，进位端C始终无输出，必须重新寻找进位。;?串行进位;?整体置数方式;四、移位寄存器型计数器;具有自启动功能的环形计数器：;5.4时序逻辑电路的设计方法;▲状态化简;▲确定触发器类型，求若干方程;第六章脉冲波形的产生和整形;6.1概述;同向输出：;6.3单稳态触发器;6.3.1集成单稳态触发器74121;6.4多谐振荡器(无稳态电路