《计算机组成原理》课件.pptVIP

*************************************主存储器与CPU的连接地址总线CPU通过地址总线向内存发送访问地址。地址总线是单向的，从CPU发往内存。地址总线的位数决定了可寻址的内存空间大小，如32位地址总线可以寻址4GB内存空间。数据总线用于在CPU和内存之间传输数据。数据总线是双向的，数据可以从CPU流向内存（写操作），也可以从内存流向CPU（读操作）。数据总线的宽度（如8位、16位、32位、64位）决定了一次传输的数据量。控制总线传输各种控制信号，如读/写控制信号、内存使能信号等。控制总线协调CPU和内存的工作，确保数据传输的正确性和时序。部分控制信号是从CPU发往内存，部分则相反。存储器控制器负责处理CPU与内存之间的通信，产生所需的控制信号和时序。现代系统中，存储器控制器通常集成在北桥芯片或CPU内部，管理多种类型的内存，如DRAM、闪存等。高速缓存（Cache）的工作原理1局部性原理Cache利用程序的局部性原理工作，包括时间局部性（最近被访问的数据很可能再次被访问）和空间局部性（被访问数据附近的数据很可能被访问）。这些特性使得只需缓存一小部分数据就能大幅提高系统性能。2Cache结构Cache由多个缓存行组成，每行包含数据块、标记和状态位。标记用于标识数据来自内存的哪个位置，状态位表示数据的有效性和一致性状态。Cache内部采用SRAM实现，具有快速访问能力。3读操作流程当CPU发出读请求时，首先检查数据是否在Cache中（命中检查）。若命中，直接从Cache返回数据；若未命中，则从下一级存储（更低级Cache或主存）获取数据，并可能将其载入Cache，同时可能替换掉已有的Cache行。4写操作策略当CPU修改数据时，需要考虑Cache与主存的一致性。常用写策略有写直达法（同时更新Cache和主存）和回写法（仅更新Cache，设置修改标志，脏数据在被替换时写回主存）。不同策略在性能和可靠性方面有所取舍。Cache的映射方式直接映射内存中的每个数据块只能映射到Cache中的唯一位置，位置由地址的中间部分模Cache大小确定。优点是硬件实现简单、查找速度快；缺点是不灵活，容易发生冲突缺失（两个常用数据块映射到同一Cache位置）。适合硬件资源受限的简单系统。全相联映射内存中的数据块可以映射到Cache中的任意位置。查找时需要并行比较所有Cache行的标记。优点是灵活性最高，冲突最少；缺点是硬件复杂，比较电路开销大，功耗高。通常只用于容量较小的特殊Cache，如TLB。组相联映射是直接映射和全相联映射的折中方案。Cache分为多个组，每组包含多个行。内存块先映射到固定组，然后在组内可以放在任意位置。常见的有2路、4路、8路组相联。组相联映射权衡了冲突率和硬件复杂度，是现代处理器的主流选择。Cache的替换算法最近最少使用(LRU)替换最长时间未被访问的数据块，需要记录每块使用情况1先进先出(FIFO)替换最早进入Cache的数据块，实现简单但性能较差2最不经常使用(LFU)替换访问次数最少的数据块，需要计数器记录访问频率3随机替换(Random)随机选择一个数据块替换，实现最简但不可预测4Cache替换算法决定了当Cache已满且需要加载新数据时，选择替换哪个已有数据块的策略。好的替换算法能够保留最有可能再次被访问的数据，提高Cache命中率。在组相联或全相联映射中，需要使用替换算法；而在直接映射中，替换位置是固定的，无需替换算法。LRU算法基于局部性原理，通常表现最好，但完全实现复杂度随组相联度增加而大幅增加。实际系统常采用近似LRU算法，如伪LRU（用二叉树表示最近使用情况）或NRU（不是最近使用）算法。有些高级Cache还考虑数据的脏状态（是否被修改），优先替换未修改的数据块，以减少写回操作。替换算法的选择需要平衡性能和实现成本。虚拟存储器的概念基本原理虚拟存储器是一种内存管理技术，为程序提供比物理内存更大的地址空间错觉。它将程序的地址空间（虚拟地址）与实际物理内存（物理地址）分离，只将当前需要的程序部分保存在物理内存中，其余部分存储在辅助存储器上。地址转换虚拟地址转换为物理地址通过地址映射表完成，该过程由内存管理单元(MMU)硬件支持。为加速转换过程，设置转换旁路缓冲器(TLB)，缓存最近使用的地址映射。如TLB未命中，需查询页表，可能导致较大延迟。页面置换当程序访问不在物理内存中的页面时，发生缺页中断。操作系统负责将所需页面从辅存调入内存，如内存已满，需要选择一个页面置换出去。置换算法包括FIFO、LRU、时钟