微电子概论（第3版）课件2-6-9先进MOS结构C.pptx

目录1．MOSFET器件尺寸缩小带来的挑战2.6.9现代IC中的先进MOSFET结构2．浅槽隔离3．轻掺杂漏区与侧墙4．自对准多晶栅技术与自对准金属硅化物栅5．应变硅沟道和提升源漏结构6．高k栅介质与金属栅7．SOI结构8．FinFET及其改进结构

5．应变硅沟道和提升源漏结构工艺节点发展到90纳米阶段后，随着器件尺寸进一步缩小，导致源漏的结深随之减小，源漏掺杂区的厚度已经不能满足形成Salicide电极的最小厚度要求。需要抬高重掺杂源漏区厚度?。(1)提升源漏结构的需求

5．应变硅沟道和提升源漏结构目前采用的方法是采用外延生长技术，在源漏形成应变材料，例如SiGe，构成抬高重掺杂源漏区厚度的结构RSD（RaisedSourceandDrain）。由于源漏区材料晶格常数与硅不同，使沟道发生应变。根据固体物理理论，沟道发生应变后将提高沟道载流子迁移率，进而改善器件特性。(2)提升源漏结构RSD

6．高k栅介质与金属栅传统MOS集成电路栅介质一直采用SiO2。随着MOS器件尺寸的缩小，到45nm工艺节点，栅氧化层厚度随之减小到2nm，下述问题严重制约了栅氧化层尺寸的进一步缩小?：●隧穿导致的泄漏电流过大；●氧化工艺很难控制极薄栅氧化层中的缺陷。(1)SiO2栅介质与高k栅介质

(1)SiO2栅介质与高k栅介质现代MOS集成电路中广泛采用一种具有高介电常数的材料替代SiO2作为栅介质，这种材料称为高k介质。采用高k介质材料作为栅介质，就可以在保持栅电容值相同的情况下使栅介质层具有较厚的物理层厚度，因而可以减小介质中的电场以及和缺陷有关的工艺技术问题。6．高k栅介质与金属栅

采用EOT（EquivalentOxideThickness）可以定量表征高k介质的作用。就对应的栅电容而言，实际厚度为d的栅介质可以等效为厚度等于EOT的栅氧化层的作用。即EOT＝栅介质实际厚度×[K(SiO2)/K(高k介质)]式中K(SiO2)和K(高k介质)分别是SiO2和高k介质的介电常数。(2)等效氧化层厚度EOT6．高k栅介质与金属栅

EOT＝栅介质实际厚度×[K(SiO2)/K(高k介质)]正在研究的可选材料有：Al2O3、HfO2、TiO2等。除了TiO2以外，这些材料的介电常数在9～30范围，TiO2的介电常数甚至大于80。由于二氧化硅的介电常数K(SiO2)＝3.9，因此，只需将高k栅介质的厚度控制到10nm左右，就可以很容易地将等效栅氧化层厚度EOT做到1nm以下，可以改善栅极漏电流问题。(2)等效氧化层厚度EOT6．高k栅介质与金属栅

采用高k介质介质材料作为栅介质带来的问题：●与多晶硅界面形成界面缺陷造成阈值电压漂移●多晶硅栅耗尽效应等采用金属栅MG（MetalGate）取代多晶硅栅电极可以较好地解决这些问题。(3)金属栅MG6．高k栅介质与金属栅利用高K介质替代栅氧和利用MG取代多晶硅栅的技术称为HKMG技术。工艺节点到45纳米阶段，普遍HKMG技术。