- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
《微电子概论(第3版)IntroductiontoMicroelectronics郝跃贾新章史江一》SecondEdition
1.3.1电路系统设计1.3集成电路制造特点和本书学习要点目录1.3.2电路设计与版图优化1.3.3集成电路的加工制造1.3.4集成电路的封装1.3.5集成电路的测试和分析
1.3.1电路系统设计系统设计:根据电路系统的指标要求,构成可集成化的集成电路系统。设计方法:全定制,从零开始;半定制,利用已有单元、电路拼接/裁剪/配置形成电路系统。集成电路设计研制分5个阶段:电路系统设计、版图设计和优化、集成电路芯片加工制造、集成电路封装、成品测试和分析
1.3.2电路设计与版图优化版图优化是将设计好的电路系统转化为物理版图的过程。以电路设计与版图优化为中心的集成电路设计技术经历了四代:①20世纪70-80年代,计算机辅助设计(CAD)阶段,以版图输入、设计检查为特点②80年代中期,门阵列/标准单元设计阶段,以网表输入、仿真验证、自动布局布线、单元电路库为特点③80年代末,高层次行为描述、行为仿真、综合优化设计模式阶段,以自顶向下(Top-down)的系统设计为主要特征④90年代中期,以CPU类IP为核心的集成系统设计方法(SoC)
1.3.2电路设计与版图优化版图设计和优化的结果会极大影响集成电路的性能、功耗、面积、可靠性等指标,而设计一款好的芯片版图需要半导体物理知识支撑。学习要点:第2章介绍集成电路器件物理的基础知识;第3章分析集成电路制造工艺过程;第4章介绍双极集成电路和MOS集成电路的设计,包括两类集成电路版图结构和基本设计方法;第5章微电子系统设计介绍构成集成电路的基础单元与设计方法;第6章分别介绍数字、模拟、射频3类集成电路自动化设计方法。
1.3.3集成电路的加工制造加工制造是将设计好的版图,通过工艺加工最终形成集成电路芯片。核心要点:在半导体材料的表面生长一层氧化层,采用光刻技术在SiO2层刻出窗口,利用SiO2对杂质的掩蔽特性,实现Si中的选择性掺杂,形成所需元器件。然后金属将元器件按要求连接,实现集成电路制造代工厂:集成电路的专用加工线(TSMC、SMIC等)发展趋势:随着工艺尺寸的不断缩小,电路门延迟越来越小,互连线延迟逐渐增大,在深亚微米及纳米阶段,互连延迟已显著大于门延迟,需要对布线进行几何优化,并在工艺上降低互连线的电阻率以及线间和层间电容(第3章)。
1.3.4集成电路的封装封装是集成电路管芯加工完之后的组装工艺。包括晶片减薄、划片、芯片粘接、键合、封装等趋势:管脚数量、密度越来越大;功耗增加,散热性能要求高;频率要求越来越高。TSV、3D、Chiplet常见封装:TO金属封装、TO塑料封装、SOT塑料封装、双列直插塑料封装(PDIP)、双列直插陶瓷封装(CDIP)、扁平封装(QFP、QFC)、栅状阵列(PGA)、球栅阵列(BGA)、塑料无引线载体(PLCC)、塑料扁平四边带引线封装(QFP)、陶瓷无引线芯片载体(LCCC)等。
1.3.5集成电路的测试和分析测试分类:在集成电路制造圆片阶段的测试称为中测(中间测试),电路封装好以后的测试称为成测(成品测试)。可测性设计:通过测试码的生成与优化,或利用电路自身特点与在芯片中嵌入简单电路相结合,实现对复杂电路系统的测试,使电路测试时间短、功能和故障覆盖率高。
文档评论(0)