微电子概论（第3版）课件3-2B_氧化工艺.pptx

目录1．SiO2在集成电路中的作用3.2氧化工艺2．生长SiO2的热氧化工艺3．化学气相淀积CVD方法4．表征氧化层质量的工艺参数5．氧化技术面临的挑战

3.化学气相淀积CVD方法化学汽相淀积（CVD：ChemicalVaporDeposition）使一种或数种物质的气体以某种方式激活后在衬底表面处发生化学反应，淀积固体薄膜。形成SiO2时，主要是采用硅烷(SiH4)与氧反应：SiH4＋2O2→SiO2＋2H2O还可用CVD淀积芯片制备中需要的多种薄膜，如多晶硅、氮化硅、金属(钨、钼)层等。(1)基本原理

3.化学气相淀积CVD方法(a)常压化学气相淀积（简记为APCVD）系统中气相压强约为一个大气压，通常反应温度为800～1000℃。(b)低压化学气相淀积（简记为LPCVD）系统中气相压强从1×105Pa减为约1×102Pa，最大特点是产量大、膜厚均匀性好。反应温度为600～700℃，比常压化学气相淀积的低。(2)常用的CVD方法

3.化学气相淀积CVD方法(c)等离子体化学气相淀积（简记为PECVD）在APCVD和LPCVD中，气相反应激活能只能来自加热。而在PECVD系统中对低压气体施加射频电场，能提供气相反应所需的激活能，这就使PECVD淀积温度得到进一步降低，一般为200～400℃。说明：集成电路生产中，氮化硅在钝化、掩膜、绝缘介质膜等方面得到广泛应用。用做钝化膜的氮化硅需要在较低温度下进行，大多采用PECVD方法：采用氮气：2SiH4＋N2→2SiNH＋3H2或者采用NH2：SiH4＋NH2→SiNH＋3H2(2)常用的CVD方法

4．表征氧化层质量的工艺参数生产中在完成氧化后，主要从下述四方面检查氧化层的质量。(a)表观检查用肉眼或显微镜观察检查检查氧化层颜色是否均匀（反映膜厚均匀情况），表面有无斑点、裂纹、白雾等。(b)氧化层厚度检查SiO2层膜厚是否合适直接影响其作用效果。目前常用的测量方法是普通物理中介绍的干涉法。若要求精确测量，可用椭圆偏振光法，测量精度优于10?

4．表征氧化层质量的工艺参数(c)氧化层中针孔密度的检查若氧化层含有较多针孔，将破坏其绝缘性能和掩蔽杂质扩散的能力。目前已发展了多种检查是否存在针孔以及测量针孔密度的方法。(d)SiO2中可动电荷密度、界面态密度等表面参数的测定氧化层中可动电荷和界面态密度的高低将影响晶体管的漏电和MOS器件的阈值电压，通常采用专门的C-V技术测试

5．氧化技术面临的挑战随着MOS器件尺寸的缩小，栅面积随之减小。到45nm工艺节点，为了保证MOS栅电容能够保持有效控制器件漏源薄栅氧电流要求的电容数值，需要栅氧化层厚度随之减小到2nm。薄栅氧带来的下述问题严重制约了栅氧化层尺寸的进一步缩小?：●隧穿导致的泄漏电流过大；●氧化工艺很难控制极薄栅氧化层中的缺陷。(1)薄栅氧面临的问题

5．氧化技术面临的挑战采用高k介质材料作为栅介质，就可以在保持栅电容值相同的情况下使栅介质层具有较厚的物理层厚度，因而可以减小介质中的电场以及和缺陷有关的工艺技术问题。可选用的高k介质材料有：Al2O3、HfO2、TiO2等。除了TiO2以外，这些材料的介电常数在9～30范围，TiO2的介电常数甚至大于80。由于二氧化硅的介电常数K(SiO2)＝3.9，因此，只需将高k栅介质的厚度控制到10nm左右，就可以等效为1nm薄栅氧化层的作用，有效改善栅极漏电流问题。(2)高k介质的应用