触发器及其应用.pptVIP

第1页，共29页，星期日，2025年，2月5日触发器是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本的逻辑单元。本章介绍了基本RS触发器，JK触发器，D触发器，移位寄存器，计数器，多谐振荡器的原理应用电路与计算机仿真设计方法。本章的重点是掌握触发器组成的应用电路的仿真设计与分析方法。注意不同结构形式的触发器之间的差别，注意采用不同触发器构成的寄存器，计数器，多谐振荡器的特点。内容提要第2页，共29页，星期日，2025年，2月5日9.1触发器及其应用第3页，共29页，星期日，2025年，2月5日触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本的逻辑单元。第4页，共29页，星期日，2025年，2月5日9.1.1基本RS触发器

图9.1.1基本RS触发器第5页，共29页，星期日，2025年，2月5日图9.1.1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为＝0（＝1）时触发器,被置“1”；为置“0”端,因为＝0（＝1）时触发器被置“0”,当＝＝1时状态保持；第6页，共29页，星期日，2025年，2月5日＝＝0时，触发器状态不定，应避免此种情况发生，9.1.1为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发。第7页，共29页，星期日，2025年，2月5日输入输出SRQn+1Qn+10110100111QnQn11φφ表9.1.1基本RS触发器的功能表第8页，共29页，星期日，2025年，2月5日9.1.2JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本例采用4027B双JK触发器，在Multisim环境下的引脚功能如图9.1.2所示。JK触发器的状态方程为:Qn+1＝JQn＋kQn第9页，共29页，星期日，2025年，2月5日J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与为两个互补输出端。通常把Q＝0、＝1的状态定为触发器“0”状态；而把Q＝1，＝0定为“1”状态。第10页，共29页，星期日，2025年，2月5日图9.1.2双JK触发器引脚排列第11页，共29页，星期日，2025年，2月5日上升沿触发JK触发器的功能如表9.1.2输入输出SDRDCPJkQn+1Qn+101×××1010×××0100×××φφ11↑00QnQn11↑101011↑0101第12页，共29页，星期日，2025年，2月5日11↑11QnQn11↑××QnQn注：×—任意态，↓—高到低电平跳变，↑—低到高电平跳变，Qn（Qn）—现态，Qn+1（Qn+1）—次态，φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。第13页，共29页，星期日，2025年，2月5日9.1.3D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q