嵌入式系统总线接口.pptVIP

第125页，共180页，星期日，2025年，2月5日6.5PCI接口6.5.1PCI接口基本结构PCI（PeripheralComponentInterconnect，外围设备互连）总线是由Intel公司推出的一种局部总线，是当前用于系统扩展最流行的总线之一。由Intel公司联合世界上多家公司成立的PCISIG（PeripheralComponentInterconnectSpecialInterestGroup）协会致力于促进PCI总线工业标准的发展。PCI总线规范先后经历了1.0版、2.0版和2.1版。PCI总线是地址、数据多路复用的高性能32位和64位总线，是微处理器与外围控制部件、外围附加板之间的互连机构。它制定了互连的协议、电气、机械及配置空间规范，以保证全系统的自动配置；在电气方面还专门定义了5V和3.3V信号与环境，特别是2.1版本定义了64位总线扩展以及66MHz总线时钟的技术规范。第126页，共180页，星期日，2025年，2月5日EP2_DMA_CON端点2DMA控制寄存器0x218（L）/0x21B（B）EP2_DMA_UNIT端点2DMA单元计数寄存器0x21C（L）/0x21F（B）EP2_DMA_FIFO端点2DMAFIFO计数寄存器0x220（L）/0x223（B）EP2_DMA_TTC_L端点2DMA传输计数器低字节寄存器0x224（L）/0x227（B）EP2_DMA_TTC_M端点2DMA传输计数器中字节寄存器0x228（L）/0x22B（B）EP2_DMA_TTC_H端点2DMA传输计数器高字节寄存器0x22C（L）/0x22F（B）EP3_DMA_CON端点3DMA控制寄存器0x240（L）/0x243（B）EP3_DMA_UNIT端点3DMA单元计数寄存器0x244（L）/0x247（B）EP3_DMA_FIFO端点3DMAFIFO计数寄存器0x248（L）/0x24B（B）第93页，共180页，星期日，2025年，2月5日EP3_DMA_TTC_L端点3DMA传输计数器低字节寄存器0x24C（L）/0x24F（B）EP3_DMA_TTC_M端点3DMA传输计数器中字节寄存器0x250（L）/0x253（B）EP3_DMA_TTC_H端点3DMA传输计数器高字节寄存器0x254（L）/0x247（B）EP4_DMA_CON端点4DMA控制寄存器0x258（L）/0x25B（B）EP4_DMA_UNIT端点4DMA单元计数寄存器0x25C（L）/0x25F（B）EP4_DMA_FIFO端点4DMAFIFO计数寄存器0x260（L）/0x263（B）EP4_DMA_TTC_L端点4DMA传输计数器低字节寄存器0x264（L）/0x267（B）EP4_DMA_TTC_M端点4DMA传输计数器中字节寄存器0x268（L）/0x26B（B）EP4_DMA_TTC_H端点4DMA传输计数器高字节寄存器0x26C（L）/0x26F（B）第94页，共180页，星期日，2025年，2月5日MAXP_REG端点最大信息包寄存器MAXpacketregister0x180（L）/0x183（B）IN_CSR1_REG/EP0_CSR端点输入控制状态寄存器1/端点0控制状态寄存器0x184（L）/0x187（B）IN_CSR2_REG端点输入控制状态寄存器20x188（L）/0x18B（B）OUT_CSR1_REG端点输出控制状态寄存器10x190（L）/0x193（B）OUT_CSR2_REG端点输出控制状态寄存器20x194（L）/0x197（B）OUT_FIFO_CNT1_REG端点输出写计数寄存器10x198（L）/0x19B（B）OUT_FIFO_CNT2_REG端点输出写计数寄存器20x19C（L）/0x19F（B）第95页，共180页，星期日，2025年，2月5日6.3.3S3C2410A的USB接口电路与驱动1．S3C2410AUSB接口电路在S3C2410A芯片中集成有USB接口控制器电路，可以直接利用芯片的USB接口。采用S3C2410A可以提供1个DEVICEUSB和2个HOST