2025年新版微机原理及应用试题答案.docxVIP

2025年新版微机原理及应用试题答案

一、选择题（每题2分，共10分）

1.8086CPU中，用于暂存运算结果特征的寄存器是（）。

A.AXB.BXC.CXD.FLAGS

答案：D

解析：FLAGS寄存器（标志寄存器）用于存储运算后的状态特征（如进位、溢出、零标志等），其他选项为通用寄存器。

2.指令MOVAX,[BX+100H]的寻址方式是（）。

A.寄存器间接寻址B.寄存器相对寻址C.基址变址寻址D.立即寻址

答案：B

解析：操作数地址由基址寄存器BX加上偏移量100H构成，属于寄存器相对寻址（有效地址=寄存器内容+位移量）。

3.8086CPU在最小模式下，控制总线中的M/IO信号为高电平时，表示（）。

A.访问I/O端口B.访问存储器C.中断响应D.总线保持响应

答案：B

解析：M/IO为高电平（逻辑1）时，CPU与存储器进行数据传输；低电平时与I/O端口通信。

4.某中断类型码为20H，其对应的中断向量存储在内存的（）。

A.00080H~00083HB.00020H~00023HC.00040H~00043HD.00060H~00063H

答案：A

解析：中断向量表从00000H开始，每个中断向量占4字节（类型码×4为起始地址）。20H×4=80H，故存储地址为00080H~00083H。

5.若某RAM芯片容量为16K×8位，用其组成64K×16位的存储器系统，需要的芯片数量是（）。

A.4片B.8片C.12片D.16片

答案：B

解析：总容量需求为64K×16位=(64K/16K)×(16位/8位)×芯片数=4×2=8片。

二、填空题（每空2分，共10分）

1.8086CPU的地址总线有______根，可直接寻址的内存空间为______。

答案：20；1MB（或2^20B）

2.8253定时器/计数器的工作方式中，能自动重装初值的是______方式（填序号）。

答案：2（速率发生器）或3（方波发生器）

3.DRAM需要定期刷新的原因是______。

答案：电容存储电荷会泄漏，需周期性补充电荷以保持数据

4.汇编语言中，伪指令DB用于定义______类型的数据。

答案：字节（8位）

三、简答题（每题8分，共24分）

1.简述8086CPU最小模式与最大模式的主要区别。

答案：最小模式是单处理器系统，CPU直接产生所有控制信号（如M/IO、WR、RD），无需额外芯片；最大模式是多处理器系统（如包含协处理器8087），CPU通过8288总线控制器产生控制信号，以支持多主设备对总线的仲裁与共享。两者的主要差异在于控制信号的提供方式和系统扩展能力，最小模式适用于简单系统，最大模式适用于复杂多处理器场景。

2.说明中断响应的主要步骤（以8086为例）。

答案：①CPU在INTR引脚接收到中断请求，且IF=1（中断允许）时，进入中断响应周期；②发送两个INTA负脉冲，第一个通知外设准备，第二个让外设通过数据总线发送中断类型码n；③CPU将FLAGS寄存器内容压栈，关闭IF和TF（防止嵌套中断）；④压栈CS和IP的当前值（保护断点）；⑤根据n×4计算中断向量地址，从中读取新的IP和CS值（中断服务程序入口）；⑥跳转执行中断服务程序，完成后通过IRET指令恢复FLAGS、CS、IP，返回原程序。

3.简述Cache（高速缓冲存储器）的作用及工作原理。

答案：作用：解决CPU与主存速度不匹配的问题，提高系统访问速度。工作原理：基于局部性原理（程序在短时间内集中访问局部地址空间），将主存中近期频繁访问的内容复制到高速Cache中。CPU访问时先查Cache，命中则直接读取；未命中则从主存读取，并将该地址附近的内容调入Cache，供后续可能的访问使用。

四、分析题（每题15分，共30分）

1.分析以下汇编程序段的功能，并计算执行后AX、BX、CX的值（假设数据段中ARY开始的5个字节为：01H,02H,03H,04H,05H）。

```assembly

MOVAX,DATA

MOVDS,AX

MOVBX,OFFSETARY

MOVCX,5

MOVAX,0

LOOP1:ADDAX,[BX]

INCBX

DECCX

JNZLOOP1

```

答案：

功能：计算ARY数组前5个字节的和，结果存入AX。

执行过程：

-初始：AX=0，BX=