基于工艺相关建模方法的三维结构快闪存储器残余应力不对称性分析及缓解策略.pdfVIP

第47卷第9期电子与信息学报Vol.47No.9

2025年9月JournalofElectronicsInformationTechnologySept.2025

基于工艺相关建模方法的三维结构快闪存储器残余应力不对称性

分析及缓解策略

①①②③③③

崔翰文高彦泽张坤王诗兆田志强郭宇铮

②*①②①③

夏志良张召富霍宗亮刘胜

①(武汉大学工业科学研究院武汉430072)

②(长江存储科技有限责任公司武汉430205)

③(武汉大学动力与机械学院武汉430072)

摘要：为进一步提升三维结构快闪存储器(3DNAND)架构的性能表现，行业内涌现出一系列水平与垂直微缩

设计思路。这些创新设计方案在突破存储密度瓶颈的同时，也带来了新的集成挑战，其中制造过程中的热机械应

力影响尤为突出，制约器件生产的良率及性能表现。该文基于局部代表性体积单元(RVE)有限元过程相关建模框

架，针对多层堆叠结构及不同区块(Block)架构设计的技术特点，构建了高精度的3DNAND工艺力学模型。通过

系统性研究，深入剖析了3DNAND制造过程中不均匀应力产生的根源，并动态监测了不同微缩方案下机械应力

水平及分布规律。研究成果对提高良率和器件可靠性具有重要潜在价值，为提升3DNAND存储密度过程中面临

的关键难题提供了有效方案。

关键词：三维结构快闪存储器；工艺力学；体积表征元；有限单元法

中图分类号：TN4;TP333文献标识码：A文章编号：1009-5896(2025)09-3070-11

DOI:10.11999/JEIT250410CSTR:32379.14.JEIT250410

1引言接触孔(ContactHole,CH)制造与设计的复杂度。

快闪存储器(NANDFlash)技术彻底改变了人三星推出的V-NAND技术通过垂直旋转2DNAND

[5]

们的数字生活，其驱动的变革仍在持续。过去20年，结构，构建栅极全包覆的柱(Pillar)导电通道，突

破平面微缩的限制，实现了存储密度跨越式提升且

NAND存储解决方案经历了颠覆性革新，如今基于

保障数据完整性。2009年太比特单元阵列晶体管

NAND的固态硬盘(SolidStateDrive,SSD)凭借

出色I/O吞吐性能与能效优势，在移动终端至超大(TerabitCellArrayTransistor,TCAT)作为首款

商业化3DNAND存储器件问世，其基于牺牲层替

规模数据中心等存储场景