微处理器第五章存储器讲课文档.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

微处理器第五章存储器

第一页,共59页。

2025-11-6

2

/32

练习:分析图中74LS138各输出端的译码 地址范围。

第二页,共59页。

2025-11-6

3

/32

第五章习题

作业:10~17

思考:1~9

第三页,共59页。

自动化工程学院

测试技术及仪器研究所

肖寅东

TELE:028自动化工程学院

测试技术及仪器研究所

肖寅东

TELE:028第五章结束

第四页,共59页。

2025-11-6

5

/32

不同的存储原理

静态SRAM

动态DRAM

存取速度快,但集成度低,一般用于大型计算机或高速微机的Cache;

速度较快,集成度较低,一般用于对速度要求高、而容量不大的场合(Cache)

集成度较高但存取速度较低,一般用于需较大容量的场合(主存)。

第五页,共59页。

2025-11-6

6

/32

不同的读写策略

数据访问方式

并行存储器(ParallelMemory)

串行存储器(SerialMemory)

数据存取顺序

随机存取(直接存取)

可按地址随机访问;

访问时间与地址无关;

顺序存取(先进先出)

FIFO、队列(queue)

堆栈存储

先进后出(FILO)/后进先出(LIFO);

向下生成和向上生成;

实栈顶SS、堆栈指针SP;

第六页,共59页。

2025-11-6

7

/32

堆栈的生成方式

第七页,共59页。

2025-11-6

8

/32

静态RAM的六管基本存储单元

集成度低,但速度快,价格高,常用做Cache。

T1和T2组成一个双稳态触发器,用于保存数据。T3和T4为负载管。

如A点为数据D,则B点为数据/D。

行选择线有效(高电平)时,A、B处的数据信息通过门控管T5和T6送至C、D点。

行选择线

列选择线

列选择线有效(高电平)时,C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。

第八页,共59页。

2025-11-6

9

/32

动态RAM的单管基本存储单元

集成度高,但速度较慢,价格低,一般用作主存。

电容上存有电荷时,表示存储数据A为逻辑1;

行选择线有效时,数据通过T1送至B处;

列选择线有效时,数据通过T2送至芯片的数据引脚I/O;

为防止存储电容C放电导致数据丢失,必须定时进行刷新;

动态刷新时行选择线有效,而列选择线无效。(刷新是逐行进行的。)

刷新放大器

第九页,共59页。

2025-11-6

10

/32

内存储器与并行总线的接口

地址

译码

一、数据线:如果考虑总线负载问题,可加接数据收发器。

二、读写控制线:考虑有效电平。

字选:系统地址总线中的低位地址线直接与各存储芯片的地址线连接。 所需低位地址线的数目N与存储芯片容量L的关系:L=2N。

片选:系统地址总线中余下的高位地址线经译码后用做不同存储芯片 的片选。通常IO//M信号也参与片选译码。

三、地址线:字选+片选。

通常都由多片存储芯片构成

10/42

第十页,共59页。

2025-11-6

11

/32

RAM芯片的组成与结构(一)

该RAM芯片外部共有地址线L根,数据线N根;

该类芯片内部采用单译码(字译码)方式,基本存储单元排列成M*N的长方矩阵,且有M=2L的关系成立;

存储芯片容量标为“M*N”(bit)

第十一页,共59页。

2025-11-6

12

/32

RAM芯片的组成与结构(二)

该RAM芯片外部共有地址线2n根,数据线1根;

该类芯片内部一般采用双译码(复合译码、重合选择)方式,基本存储单元排列成N*N的正方矩阵,且有M=22n=N2的关系成立;

存储芯片容量标为“M*1”(bit)

第十二页,共59页。

2025-11-6

13

/32

静态RAM芯片的引脚特性

从三总线的角度看:

1.地址线数目A、数据线数目D与芯片容量(M×N)直接相关:

2A=M

D=N

2.控制信号应包括:片选信号和读/写信号

所以,6264容量:

213×8=8K×8

可见6264为RAM芯片

7

13/42

第十三页,共59页。

2025-11-6

产品出厂时存的全是1,用户可一次性写入,即把某些1改为0。但只能一次编程。

存储单元多采用熔丝-低熔点金属或多晶硅。写入时设法在熔丝上通入较大的电流将熔丝烧断。

编程时VCC和字线电压提高

可编程只读存储器PROM

14

/54

第十四页,共59页。

2025-11-6

15

/32

紫外线可擦除ROM(UVEPROM)

擦除:用紫外线或X射线擦除。需20~30分钟。

缺点:需要两个MOS管;编程电压偏高;P沟道管的开关速度低。

文档评论(0)

办公文档大全 + 关注
实名认证
文档贡献者

文档来源于平时收集整理,如果不慎侵犯了您的权益,请私信联系本人删除,本人在看到消息后一定会在第一时间删除 。

1亿VIP精品文档

相关文档