第2章可编程逻辑器件.pptVIP

FPGA的基本结构与功能基本逻辑单元包含了实现逻辑功能的硬件电路—查找表(LUT)，以及按照1:1配置的Register，它们的数量是衡量FPGA规模的重要指标。实现逻辑功能的基础：LUT——用来实现组合逻辑Register——完成时序逻辑设计，且资源丰富。FPGA是基于查找表结构实现逻辑功能的。查找表的输入变量的个数一般为4个。*第125页，共157页，星期日，2025年，2月5日ISP——在线可编程技术ISP允许器件在焊接到PCB板上之后对其进行编程以及根据需要重新进行编程*第93页，共157页，星期日，2025年，2月5日ISP接口ISP的专用引脚编程模式控制(TMS)编程时钟(TCK)编程数据输入(TDI)编程数据输出(TDO)接口形式JTAG接口*第94页，共157页，星期日，2025年，2月5日ISP的优越性设计设计修改方便，产品面试速度快，减少原材料成本，提高器件及板级的可测试性。制造减少制造成本，免去单独编程工序，免去重做印刷电路板的工作，大量减少库存，减少预处理成本，提高系统质量及可靠性。现场技术支持提供现场系统重构或现场系统用户化的可能，提供遥控现场升级及维护的可能。*第95页，共157页，星期日，2025年，2月5日ISP接口Altera器件编程的连接硬件包括ByteBlasterMV(BBMV)并口下载线ByteBlasterII(BBII)并口下载线MasterBlaster串行/USB下载线EthernetBlaster下载线USB-Blaster下载线*第96页，共157页，星期日，2025年，2月5日BBMV下载线BBMV常采用JTAG下载模式具有工业标准的JTAG边界扫描测试电路(符合IEEE1149.1-1990标准)，用于对MAX7000S和MAX3000A以及MAXII系列器件进行编程。*第97页，共157页，星期日，2025年，2月5日BBMV下载线适用器件*第98页，共157页，星期日，2025年，2月5日BBMV下载线10芯插座的引脚名字*第99页，共157页，星期日，2025年，2月5日BBMV下载线下载线电路*第100页，共157页，星期日，2025年，2月5日下载线电路*第101页，共157页，星期日，2025年，2月5日BBMV下载线目标器件与10芯插座的连接*第102页，共157页，星期日，2025年，2月5日说明利用BBMV下载线编程3.3V器件(MAX7000A器件)时，要将电缆的VCC脚连到5.0V电源，而器件的VCC脚连到3.3V电源。MAX7000A器件能够耐压到5.0V，因此，ByteBlaster电缆的5.0V输出不会对3.3V器件造成损害，但5.0V电源中应该连接上拉电阻。MAX3000A/MAXII器件可采用统一的3.3V供电及编程*第103页，共157页，星期日，2025年，2月5日BBII下载线BBII除了具有BBMV的全部功能之外，还能配置Cyclone和StratixGX器件，编程EPC/EPCS配置芯片。BBMV只支持5V和3.3V器件，而BBII除了支持这两种电压之外，还支持2.5V和1.8V标准。BBII支持PS、JTAG、AS模式，而BBMV只支持前两种。*第104页，共157页，星期日，2025年，2月5日Altera公司的MAX系列CPLD*第105页，共157页，星期日，2025年，2月5日一个例子*第106页，共157页，星期日，2025年，2月5日CPLD引脚的分类全局信号专用引脚通用输入输出引脚电源与地*第107页，共157页，星期日，2025年，2月5日CPLD引脚的分类全局信号INPUT/GCLK1 －－全局时钟信号INPUT/GCLRn －－全局清零信号INPUT/OE1 －－全局使能信号INPUT/OE2/GCLK2 －－全局使能/时钟信号*第108页，共157页，星期日，2025年，2月5日CPLD引脚的分类专用引脚TDITMSTCKTDO作用在线编程边界扫描*第109页，共157页，星期日，2025年，2月5日CPLD引脚的分类通用输入输出引脚I/O可编程为：IN/OUT/INOUT常见的状态为：高/低/高阻*第110页，共157页，星期日，2025年，2月5日CPLD引脚的分类电源与地电源：VCCINT/VCCIO地：GNDINT/GNDIOMAX将内核和IO引脚的供电分开内核的供电电压较低，以降低功耗；IO引脚的供电较高，以便于接口