电子技术基础--第十四章--时序逻辑电路.pptVIP

（二）4位二进制同步加法计数器芯片74X163第30页，共72页，星期日，2025年，2月5日第31页，共72页，星期日，2025年，2月5日（三）4位二进制同步可逆计数器芯片74X191第32页，共72页，星期日，2025年，2月5日第33页，共72页，星期日，2025年，2月5日第34页，共72页，星期日，2025年，2月5日第35页，共72页，星期日，2025年，2月5日（四）4位二进制同步可逆计数器芯片74X193第36页，共72页，星期日，2025年，2月5日第37页，共72页，星期日，2025年，2月5日第38页，共72页，星期日，2025年，2月5日第39页，共72页，星期日，2025年，2月5日（五）8421BCD码同步加法计数器74X160芯片第40页，共72页，星期日，2025年，2月5日第41页，共72页，星期日，2025年，2月5日（六）二-五-十进制异步加法计数器74X290第42页，共72页，星期日，2025年，2月5日第43页，共72页，星期日，2025年，2月5日第44页，共72页，星期日，2025年，2月5日第45页，共72页，星期日，2025年，2月5日第46页，共72页，星期日，2025年，2月5日组成任意进制计数器1．反馈清零法（1）同步反馈清零法例用集成计数器74X163和必要的门电路组成6进制计数器，要求使用反馈清零法。第47页，共72页，星期日，2025年，2月5日第48页，共72页，星期日，2025年，2月5日第49页，共72页，星期日，2025年，2月5日（2）异步反馈清零法例用集成计数器74X161和必要的门电路构成6进制计数器，要求使用反馈清零法。第50页，共72页，星期日，2025年，2月5日第51页，共72页，星期日，2025年，2月5日第1页，共72页，星期日，2025年，2月5日作业14-214-614-26第2页，共72页，星期日，2025年，2月5日第一节概述第3页，共72页，星期日，2025年，2月5日一、时序逻辑电路的结构及特点第4页，共72页，星期日，2025年，2月5日二、时序逻辑电路的分类米里（Mealy）型第5页，共72页，星期日，2025年，2月5日莫尔（Moore）型第6页，共72页，星期日，2025年，2月5日三、时序逻辑电路的描述方法(一)逻辑方程组（二）状态转移表（StateTransitionTable）（三）状态转移图（StateTransitionDiagram）（四）时序图(波形图)第7页，共72页，星期日，2025年，2月5日第二节时序逻辑电路的分析一、时序逻辑电路分析的一般步骤1．观察电路的结构，确定电路是同步时序逻辑电路还是异步时序逻辑电路，是米里型电路还是莫尔型电路。2．写出各触发器的时钟方程。3．写出时序逻辑电路的输出方程。4．写出各触发器的驱动方程。5．将各触发器的驱动方程代入其特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。6．根据状态方程得到该时序逻辑电路的状态表。7．根据状态表得到该时序逻辑电路的状态图。8．在给定的输入信号作用下得到该时序逻辑电路的时序图。9．根据状态图分析该时序逻辑电路的功能。需要说明的是，上述步骤不是必须遵循的固定步骤，实际应用中可根据具体情况加以取舍，如在分析同步时序逻辑电路时，各触发器的时钟信号的逻辑表达式就可以不写。第8页，共72页，星期日，2025年，2月5日二、同步时序逻辑电路的分析举例例5-1第9页，共72页，星期日，2025年，2月5日第10页，共72页，星期日，2025年，2月5日第11页，共72页，星期日，2025年，2月5日例5-2分析图所示时序逻辑电路的功能。第12页，共72页，星期日，2025年，2月5日第13页，共72页，星期日，2025年，2月5日（二）莫尔型同步时序逻辑电路的分析第14页，共72页，星期日，2025年，2月5日第15页，共72页，星期日，2025年，2月5日三、异步时序逻辑电路的分析举例（CP由0→1时此式有效）（Q0由0→1时此式有效）第16页，共72页，星期日，2025年，2月5日第三节同步时序逻辑电路的设计一、同步时序逻辑电路的设计的一般步骤（一）逻辑抽象，建立原始状态图（二）状态化简，得到最简状态图（三）状态分配（或状态编码），画出编码后的状态图及状态表（四）选定触发器类型和个数（