2025《液位控制系统的硬件和软件设计案例》6200字.docxVIP

液位控制系统的硬件和软件设计案例

目录

TOC\o1-3\h\u24969第1章硬件电路设计 1

327651.1AT89C52硬件设计 1

257231.2显示单元硬件设计 4

217351.3存储单元硬件设计 5

208961.4A/D转换单元硬件设计 6

149551.5通信单元硬件设计 8

185151.6其他外围电路的设计 9

22065第2章系统软件设计 11

52582.1概述 11

137162.2系统软件 11

170042.2.1系统软件编译开发环境 11

326252.2.2系统主程序流程图 12

172572.2.3元件清单 13

218502.3本章小结 14

22823第3章系统模拟仿真 15

264523.1Protues软件模拟仿真 15

237453.2模拟实验总结 18

57703.2.1仿真结果总结 18

279563.2.2实验结果分析 19

第1章硬件电路设计

1.1AT89C52硬件设计

AT89C52引脚定义及功能介绍如图3-1

图3-1AT89C52引脚图

p0口:p0口通常是一个8位极和漏极并行开路的双向复位i/o口。作为一个进入输出口,每位只压器能够通过驱动8个端的ttl达到逻辑端的电压水平。对一个p0端口信号进行二次命名后当书写1时,引脚信号可以直接用作高电压阻抗的信号输入。例如当我们需要访问外部的的应用程序和内部数据库的存储器时,p0口也同样可以被用来作为一个低8位的写入地址/时间数据重新写入复用。在此稳压模式下,p0具有内部的上和下拉稳压电阻。在如fflash等中进行指令编程时,p0口也通常可以直接用来用于表示一个接收和读到的编程指令一个字节;在指令进行应用程序符号校验时,输出一个大于指令行的字节。进行应用程序电压校验时,需要外部的上压下拉稳压电阻。

P1口:P1口是一个具有内部上拉电阻的8位双向I/O口,P1输出缓冲器能驱动4个TTL逻辑电平。对P1端口写1时,内部上拉电阻把端口拉高,此时可以作为输入口使用。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。此外,P1.0和P1.2分别作定时器/计数器2的外部计数输入(P1.0/T2)和定时器/计数器2的触发输入(P1.1/T2EX),具体如下所示:

当flash口令进行flash的口令编程及地址校验时,p1口令值应该认为是一个低8位的虚拟地址控制字节。

引脚号第二功能:

P1.0/T2(定时器/计数器T2的外部计数输入),时钟输出

p1.1/t2ex(信号定时器/信号计数器)和t2的信号捕获/控制重载指令接收器受到一个触发器的信号及其对方向盘的控制)

P1.5MOSI(在系统编程用)

P1.6MISO(在系统编程用)

P1.7SCK(在系统编程用)

p2口:p2口指的是一个8位的和带双向内部上和下拉稳压电阻的双向输入i/o口,p2输出电压缓冲器只提供能够同时用来驱动4个单位ttll的逻辑输出电压水平。对两个p2端口信号进行二次编写1时,内部的上和下拉稳压电阻将两个端口拉高,此时它们就成为可以直接输入作为一个信号输入的端口。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。在其中访问外部数据程序源的存储器或者用16位的数据地址转换方式进行读取外部源的数据程序存储器(如果在执行命令movx@dptr)时,p2口译器会向它们分别发送一个高八位的数据地址。在这类型的应用中,p2口译器可以通过使用很强的内部上和下拉性来发送1。在它的p2口中当使用8位数据地址(符号例如:imovx@ri)直接输入访问外部的一个数据输出存储器时,p2口将数据输出送到p2锁存器。而且当flash两口进行一些编程调试和校验时,p2口也可能会同时接受到一个较高8位的输入地址信号字节和一些给微控制器的信号。

p3口:p3口设计是一个分别带有内部上和下拉稳压电阻的8位双向输入i/o口,p3输出电压缓冲器设计可以通过驱动4个口的ttl达到逻辑上的电压水平。当两个p3端口在图中写1时,内部的上和下拉稳压电阻将两个端口拉高,此时它们就已经可以作为用来直接作为一个信号输入的端口。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。P3口亦作为AT89S52特殊功能(第二功能)使用,如下表所示。

表3-1P3口功能

端口号第二功能

P1.0RXD(串行输入口)

P1.1TXD(串行输出口)

P1.2INT0(外中断0)

P1.3INT1(外中断1)

P1.4TO(定时/计数器0)

P1.5T1(定时/计