第三章运算方法和运算部件.pptVIP

完全模拟手工的无符号数除法硬件实现问题：第一次试商为1，说明什么？若是无符号整数运算（2n位除以n位），则说明将会得到多于n+1位的商，因而结果“溢出”。若是两个n位数相除，则肯定不会溢出，为什么？若是浮点数中尾数原码小数运算，则说明尾数部分有“溢出”，可通过浮点数的“右规”消除“溢出”。所以，在浮点数运算器中，第一次得到的商“1”要保留。最大商为0001=1111溢出！例：00.1000=+1.1110例：11111111/0001=11111111第61页，共114页，星期日，2025年，2月5日对手算除法算法的观察1/2bitsindivisor（除数寄存器）always0能否考虑只用32位除数寄存器和32位ALU?可用余数左移代替除数右移可使商通过和余数一起左移来取消商寄存器开始时先使余数左移一位（问题：为什么可这样做？）两个寄存器的结合以及循环内次序的调换使得余数被多左移了一次。所以最后一步余数寄存器的左半边的余数必须向右移一位。RemainderQuotientDivisor64-bitALUShiftRightShiftLeftWriteControl32bits64bits64bits因为结果肯定不“溢出”，故第1次商肯定为0，不用先做减法试商，而将第一步换成先左移，可减少一次迭代第62页，共114页，星期日，2025年，2月5日无符号数除法算法的硬件实现除数寄存器Y：存放除数。余数寄存器R：初始时高位部分为高32位被除数；结束时是余数。余数/商寄存器Q：初始时为低32位被除数；结束时是32位商。循环次数计数器Cn：存放循环次数。初值是32，每循环一次，Cn减1，当Cn=0时，除法运算结束。ALU：除法核心部件。在控制逻辑控制下，对于寄存器R和Y的内容进行“加/减”运算，在“写使能”控制下运算结果被送回寄存器R。R和Q同步“左移”，Q空出位上“商”，商的各位逐次左移到Q中。由控制逻辑根据ALU结果的符号决定商为0还是1。第63页，共114页，星期日，2025年，2月5日DivideAlgorithmexample D:0010 R:00000111ShlR D:0010 R:00001110R=R–D D:0010 R:11101110+D,slR,0 D:0010 R:00011100R=R–D D:0010R:11111100+D,slR,0 D:0010 R:00111000R=R–D D:0010 R:00011000slR,1D:0010 R:00110001R=R–DD:0010R:00010001slR,1 D:0010 R:00100011ShrR(rh) D:0010 R:00010011验证：7/2=3余1从例子可看出：每次上商为0时，需做加法以“恢复余数”。所以，称为“恢复余数法也可在下一步运算时把当前多减的除数补回来。这种方法称为“不恢复余数法”，又称“加减交替法”。–D=1110最后余数需向右移一位。和书中的例子稍有不同，书中没有省略判断溢出的过程。第64页，共114页，星期日，2025年，2月5日不恢复余数除法(加减交替法)根据恢复余数法(设B为除数，Ri为第i次中间余数)，有：若Ri0,则商上“0”，做加法恢复余数，即：Ri+1=2(Ri+2n|B|)-2n|B|=2Ri+2n|B|(“负，０，加”)若Ri0,则商上“1”，不需恢复余数，即：Ri+1=2Ri-2n|B|(“正，１，减”)省去了恢复余数的过程注意：最后一次上商为“０”的话，需要“纠余”处理，即把试商时被减掉的除数加回去，恢复真正的余数。不恢复余数法也称为加减交替法恢复余数法可进一步简化为“加减交替法”第65页，共114页，星期日，2025年，2月5日带符号数除法原码除法商符和商值分开处理商的数值部分由无符号数除法求得商符由被除数和除数的符号确定：同号为