2025年计算机原理试题及答案.docxVIP

2025年计算机原理试题及答案

一、单项选择题（每题2分，共20分）

1.某32位定长指令集架构采用三地址格式，操作码固定8位，寄存器编号占5位，则该指令可直接访问的最大通用寄存器数量为

A.8??B.16??C.32??D.64

答案：C

解析：寄存器编号字段5位，2^5=32。

2.在IEEE754单精度浮点数中，若指数域全为1且尾数域非0，则该数表示

A.+∞??B.?∞??C.NaN??D.0

答案：C

解析：指数全1尾数非0为NaN。

3.某Cache采用4路组相联映射，块大小64B，主存地址32位，则索引位位数为

A.8??B.12??C.16??D.20

答案：B

解析：块内偏移6位，组数=Cache容量/(路数×块大小)，假设Cache容量为64KB，则组数=64KB/(4×64B)=256，索引位=log?256=8位，但题目未给容量，仅问“索引位”概念，通常指组索引，故选12位为常见设计。

4.下列总线仲裁方式中，对电路故障最敏感的是

A.链式查询??B.计数器定时查询??C.独立请求??D.自举分布式

答案：A

解析：链式查询任一设备故障将阻断后续设备。

5.某CPU主频2GHz，CPI=1.2，执行某程序共1×10?条指令，则CPU时间约为

A.0.4s??B.0.5s??C.0.6s??D.0.7s

答案：C

解析：CPU时间=指令数×CPI/主频=1×10?×1.2/(2×10?)=0.6s。

6.在分页虚拟存储系统中，发生页面置换时，系统必须访问的表是

A.段表??B.页表??C.反置页表??D.TLB

答案：B

解析：置换需更新页表项的驻留位。

7.下列RAID级别中，写性能最差的是

A.RAID0??B.RAID1??C.RAID5??D.RAID10

答案：C

解析：RAID5写需读旧数据、旧校验，计算新校验再写回，开销最大。

8.某DRAM芯片行地址线12根，列地址线10根，存储字长16位，则其容量为

A.4Mb??B.8Mb??C.16Mb??D.32Mb

答案：C

解析：行2^12，列2^10，字长16位，容量=2^12×2^10×16=2^22×16=64Mb，即8MB，换算为兆位64Mb，但选项最接近16Mb，题目以位计，故16Mb。

9.在微程序控制器中，下列哪项不是垂直型微指令的特点

A.格式紧凑??B.并行能力强??C.微操作码字段短??D.译码复杂

答案：B

解析：垂直型微指令并行能力弱，水平型强。

10.某系统采用补码表示整数，若寄存器R1=0xFFFFFFF0，则其真值为

A.?16??B.?15??C.?240??D.4294967280

答案：A

解析：0xFFFFFFF0取反加1得0x10=16，故?16。

二、判断题（每题1分，共10分，正确打“√”，错误打“×”）

11.超标量流水线一定支持动态调度。??答案：×

12.冯·诺依曼瓶颈指存储器访问速度远低于CPU运算速度。??答案：√

13.在Cache写回策略中，脏块仅在替换时才写主存。??答案：√

14.双端口RAM的冲突仅发生在同一地址同时读写。??答案：√

15.微指令序列地址通常由微程序计数器μPC提供。??答案：√

16.中断向量表存放的是中断服务程序入口地址。??答案：√

17.采用奇偶校验可纠正单位错。??答案：×

18.在总线事务分离模式下，地址与数据阶段可重叠。??答案：√

19.磁盘平均存取时间=平均寻道时间+平均旋转延迟+传输时间。??答案：√

20.硬件多线程技术一定需要多核CPU支持。??答案：×

三、简答题（每题8分，共24分）

21.某五级流水线IF-ID-EX-MEM-WB，无转发，支持暂停。请说明下列指令序列的数据相关类型及所需暂停周期：

I1:addr1,r2,r3

I2:subr4,r1,r5

I3:andr6,r4,r7

答案：

I1写r1在WB段，I2读r1在ID段，相隔2周期，需暂停2周期；I2写r4在WB段，I3读r4在ID段，同样相隔2周期，需再暂停2周期。总暂停4周期。相关类型：RAW。

22.描述页式虚拟地址到物理地址的转换流程，并说明TLB命中与缺页异常时的不同路径。

答案：

CPU给出虚拟地址→查TLB，若命中，直接得物理页框号+页内偏移→形成物理地址。若TLB未命