2025年计算机组成原理试题库(含答案解析).docxVIP

2025年计算机组成原理试题库(含答案解析)

一、单项选择题（每题2分，共30分）

1.某CPU主频2GHz，采用4级流水线，理想CPI=1。现测得某程序在该CPU上运行时间为0.8s，若将主频提升至3GHz且流水线级数增至6级，保持理想CPI不变，则新运行时间约为

A.0.27s?B.0.40s?C.0.53s?D.0.64s

答案：C

解析：原时钟周期数=0.8s×2×10?=1.6×10?；新时钟周期数不变，周期缩短为1/(3×10?)，故时间=1.6×10?/(3×10?)=0.53s。

2.某32位定长指令集，操作码固定8位，剩余24位用于地址字段。若采用相对寻址，偏移量用补码表示，则条件转移指令最大向前跳转指令条数为

A.223?B.222?C.221?D.22?

答案：B

解析：24位补码范围?223~+223?1，以字（4B）为单位，偏移量需除以4，故最大正向条数=223/4=221，但指令地址按字对齐，实际可跳222条指令。

3.某Cache采用4路组相联，块大小64B，共1024组，则标记位至少需

A.12?B.14?C.16?D.18

答案：B

解析：块内偏移6位，组索引10位，剩余32?6?10=16位为标记，但4路需额外2位区分路，故标记=16?2=14位。

4.某磁盘转速7200rpm，平均寻道时间5ms，传输率200MB/s，控制器延迟0.5ms，读取4KB随机块平均时间约为

A.5.2ms?B.6.0ms?C.7.1ms?D.8.3ms

答案：C

解析：旋转延迟=0.5×60/7200=4.17ms，传输时间=4KB/200MB/s=0.02ms，总=5+4.17+0.02+0.5≈7.1ms。

5.在IEEE754单精度浮点中，数值?0.125的十六进制表示为

A.BF000000H?B.BE000000H?C.BD800000H?D.BC000000H

答案：B

解析：?0.125=?1.0×2?3，符号1，阶码=127?3=124=01111100B，尾数全0，组合为1000…=BE000000H。

6.某系统采用页式虚拟存储，页大小8KB，页表项4B，若虚拟地址48位，单级页表最大占用主存

A.384GB?B.768GB?C.1.5TB?D.3TB

答案：C

解析：页数=2??/213=23?，页表大小=23?×4B=23?B=128GB，但页表自身需分页，实际连续存放需1.5TB。

7.某DRAM芯片行地址16位，列地址12位，bank8个，数据宽度16b，则容量为

A.256Mb?B.512Mb?C.1Gb?D.2Gb

答案：C

解析：行×列×bank×位宽=21?×212×8×16b=232b=4Gb，但16b=2B，故容量=4Gb/8=512MB=1Gb。

8.某CPU支持乱序发射，寄存器更名采用ROB号索引，ROB共64项，则物理寄存器文件至少需

A.64?B.96?C.128?D.192

答案：C

解析：需覆盖架构寄存器+ROB项，典型32+64=96，但为消除WAW/WAR需翻倍，故128。

9.某总线采用同步定时，时钟100MHz，地址/数据复用，突发传输8字，每字4B，则理论带宽

A.3.2Gb/s?B.3.2GB/s?C.6.4Gb/s?D.6.4GB/s

答案：B

解析：每周期传4B，8字需8周期，带宽=32B×100MHz=3.2GB/s。

10.在MIPS五段流水线中，数据前递路径从EX/MEM寄存器到ALU输入，其解决的数据相关类型为

A.RAW?B.WAR?C.WAW?D.RAR

答案：A

解析：前递解决下条指令RAW相关。

11.某RAID5阵列含5块盘，条带大小64KB，用户写入偏移128KB、长度32KB，则实际写盘数

A.2?B.3?C.4?D.5

答案：B

解析：跨2条带，需读旧数据+旧校验，再写新数据+新校验，共3盘。

12.某CPUCache采用写回法，块大小32B，写缓冲深度8项，若连续写命中同一Cache行，则最多产生

A.0次主存写?B.1次?C.8次?D.32次

答案：A

解析：写命中只改标志位，不立即写主存。

13.某系统采用基址+偏移寻址，基址寄存器24位，偏移量16位补码，则逻辑地址空间

A.22??B