第四章-单极型器件.pptVIP

第四章单极型器件;简介;金半接触：

在电学性能上类似于单边突变结，但能作为具有高速响应特性的多数载流子工作器件来用。重掺杂半导体上的金半接触是欧姆接触的最重要形式。

JFET：

基本上是一个由电压控制的电阻。这种器件利用一个反向偏置的pn结作为栅电极去控制电阻，从而控制两个欧姆结之间的电流。

MESFET：

类似于JFET，MESFET用金半整流接触去代替pn结作栅电极。JFET和MESFET可以用具有高电子迁移率的半导体材料制造，对于高速IC，具有非常好的优点。其次，FET在大电流下具有负温度系数，即电流随温度的增加而减小，这个特点导致更均匀的温度分布，而且即使有源面积很大，或在许多器件并联使用时，其热稳定性非常好。;§4.1金属—半导体接触;1、能带关系;;;;;2、界面态对势垒高度的影响;;3、肖特基效应;这个势能叠加到理想肖特基势能上，将使原来的肖特基势垒曲线在x＝0处下降，即肖特基势垒降低，这种效应称为肖特基效应。大电场下，肖特基势垒被镜像力降低很多。

镜像力使肖特基势垒降低的前提是金属表面附近的半导体导带底要有电子存在，势垒本身的高度由金半功函数和表面态决定，与电子是否存在无关。

所以在测量势垒高度时，如果所用方法与电子在金属与半导体间的输运有关，则所得结果将比实际值要低。如果测量方法只与耗尽区的空间电荷有关，而不涉及电子输运，如电容法，则测量结果不受镜像力影响。同样，空穴也产生镜像力，它使半导体能带的价带顶在边界附近向上弯曲，使接触处能带变窄。;肖特基势垒高度对实用肖特基势垒二极管SBD的电学性质有重要影响，连续调整肖特基势垒高度的方法有：

①用金属的合金作为肖特基势垒金属，所得势垒高度随合金的组分线性变化；

②在不同气氛下对半导体表面或金半势垒进行热处理，从而改变金半之间薄界面层厚度和性质，以此改变肖特基势垒高度，但较难得到稳定的器件性能；

③在半导体表面作掺杂层。是目前广泛使用的方法，为使有效势垒降低，表面层掺入与半导体衬底同型的杂质，为使有效势垒高度增加，则在表面层掺入与衬底反型的杂质。;§4.2肖特基势垒二极管（SBD）;1、典型结构;2、伏安特性;例：对于W-SiSBD，ND=1016cm-3，JS=6.5×10-5A/cm2,试求：

(1)

(2)耗尽区宽度W

(3)JS/Jp0

(设Si中τp＝10-6s，T＝300K，

NC＝2.8×1019cm-3);3、简单应用;§4.3 欧姆接触;;对于高掺杂浓度的接触，势垒宽度变得很窄，隧道电流可能起支配作用，隧道电流与穿透几率成正比：;讨论：;;§4.4 结型场效应晶体管（JFET）;1、工作原理;实际上，JFET可以认为是由一个带有两个欧姆接触的导电沟道构成，一个欧姆接触作源极，另一个作漏极。当漏极加相对源极为正的电压，电子流从源流到漏，所以源产生载流子，漏收集载流子，第三个电极是栅极，它和沟道构成一个整流结。

N沟JFET沟道中参与运载电流的是电子，而P沟则是空穴，不管是N沟还是P沟，运载电流的都是单一的多数载流子，因此，场效应晶体管是单极型晶体管。N沟JFET优于P沟JFET;(2)器件的类型和代表符号

场效应器件除了有N沟和P沟的区分外，按零栅压时器件的工作状态，又可分为耗尽型（常开）和增强型（常关）两大类。栅压为零时已存在导电沟道的器件，称为耗尽型器件，相反则为增强型器件。臂如，若沟道为高阻材料，当栅压为零时，栅结扩散电势Vbi已使沟道完全耗尽而夹断，因而栅压为零时不存在导电沟道。这种只有当施加一定的正向栅压才能形成导电沟道的器件，称为增强型器件。增强型器件在高速低功耗电路中有很大的使用前途。

因此，JEFT总共可分成N沟耗尽型、N沟增强型、P沟耗尽型、P沟增强型四大类。

其中箭头的方向代表空穴流的方向。JFET一般都是耗尽型的。;(3)JFET的输出特性

JFET的IDS和VDS之间特性称为输出特性。下面分VGS=0和VGS?0两种情况说明IDS随VDS的增加而变化的特性。

①VGS=0（即栅极与源极短路）时的漏极特性。若VDS=0，此时P+N结处于平衡状态，;（a）当漏极加上一个很小的正电位（即VDS0）时，将有电子自源端流向漏端，形成了自漏极流向源极的漏源电流IDS。这一电流在沟道电阻上产生的压降使得沟道区沿电流流动方向的电位不再相等。由于P+区可视为是等电位的，因而沿沟道长度方向栅结上的实际偏压也由原来的零偏发生了大小不等的变化：靠近源端，由于VGS?0，故空间电荷区窄而沟道厚度大，而靠近漏端栅结反向偏压大，故空间电荷区宽而沟道厚度小。当VDS小于栅结接触电位差Vbi时，沟道耗尽层的这种变化可以忽略，沟道电阻可近似地用上式表示，此时沟