考虑TSV的三维集成电路布局方法研究.pdfVIP

2025年02月机电工程技术Feb.2025

第54卷第04期MECHANICALELECTRICALENGINEERINGTECHNOLOGYVol.54No.04

DOI:10.3969/j.issn.1009-9492.2025.04.009

李荣，魏丽军.考虑TSV的三维集成电路布局方法研究［J］.机电工程技术，2025，54（04）：56-61.

考虑TSV的三维集成电路布局方法研究*

李荣，魏丽军※

（广东工业大学机电工程学院，广州510006）

摘要：随着电子设备的不断发展，二维（2D）电路布局已经无法满足日益增长的功能和性能需求，同时，电路组件（单元）之间

的互连延迟成为制约集成电路（IC）发展的瓶颈。为了克服这一挑战，三维（3D）集成技术应运而生，通过将电路堆叠在垂直方

向上，实现更高的集成度和更短的信号传输路径。然而，三维集成电路（3DIC）设计也引入了层与层之间的通信元件（硅通孔，

TSV）问题。TSV造价昂贵，而且会占用大量芯片面积，此外，TSV的不合理放置还会影响布线资源，增加芯片的互连线长。因

此，3DIC布局的同时考虑TSV的大小和位置具有重要意义。为了解决以上两个问题，提出了一种考虑TSV的三维集成电路布局方

法。首先将电路划分为两个分区，接着对TSV进行全局布局，然后根据TSV的位置分别对顶层和底层全局布局，最后将单元和

TSV合法化、详细布局和局部调优。基于ICCAD2023基准测试电路的实验结果表明，该算法与目前最优的3DIC布局算法相比减

小了96%的TSV数量。

关键词：三维布局；划分；TSV；最小化总线长

中图分类号：TP27文献标志码：A文章编号：1009-9492（2025）04-0056-06

StudyonThree-dimensionalIntegratedCircuitPlacementMethodConsideringTSV

LiRong，WeiLijun

（SchoolofElectromechanicalEngineering,GuangdongUniversityofTechnology,Guangzhou510006,China）

Abstract:Withthecontinuousdevelopmentofelectronicdevices,two-dimensional(2D)circuitplacementhasbeenunabletomeetthe

increasingfunctionalandperformancerequirements,andatthesametime,theinterconnectiondelaybetweencircuitcomponents(units)has

becomethebottleneckrestrictingthedevelopmentofintegratedcircuits(IC).Toovercomethischallenge,three-dimensional(3D)integration

technologyhasemergedtoenablehigherintegrationandshortersignaltransmissionpathsbystackingcircuitsinaverticaldirection.However,

three-dimensionalintegratedcircuit(3DIC)designalsointroducestheproblemoflayer-to-layercommunicationcomponents(through-silicon,

TSV).TSVisexpensive,andwilloccupyalotofchiparea,inaddition,theunreasonablep