基于FPGA的50GMII设计与实现.pdfVIP

测控技术

-84-2020年第39卷第6期数据采集与处理I

基于FPGA的50GMII设计与实现

李文正，李松华2

(1.武汉邮电科学研究院，湖北武汉430074；2.中国信息通信科技集团有限公司，湖北武汉430074)

摘要：为提高通信网络设备中以太网接口的带宽能力，需要提升以太网媒体独立接口(MediaIndepend­

entInterface,MI)的数据转换效率。利用FPGA可实现硬件加速的优点，通过拓展接口数据位宽和提高

时钟频率的方法，采用多模块并行计算处理模式，设计实现具有50Gbit/s的MII模块(50GMII)。相较

已有的10Gbit/s以太网MII规范，所设计的接口数据位宽发生改变，在提高整体模块数据转换效率的

同时，可以保证时钟频率不至于大幅提高，有利于设计模块的稳定性，高位宽数据的组帧转换处理成为

本设计的重点。实践表明，该方法能够正确实现以太网用户侧和线路侧的数据格式转换，并达到50

Gbit/s数据吞吐速率，具有较强的实用性。

关键词：50Gbit/s以太网；媒体独立接口；FPGA；通信网络设备

中图分类号:TP393.1文献标识码:A文章编号：1000-8829(2020)06-0084-06

doi：10.19708/j.ckjs.2020.06.015

DesignandImplementationof50GMIIBasedonFPGA

LIWen-zheng1,LISong-huc2

(1.WuhanResearchInstituteofPostsandTelecommunications,Wuhan430074,Chinc;

2.ChinaInformationCommunicationTechnologyGroupCorporation,Wuhan430074,China)

Abstract：Inordecteimprovet/ebandwidthcapabilityofEthernetincommunicationnetworkequipment,t/e

dateconversiondiciencaoft/eEthernetmedioindependentinterface(MII)needstobeimproved.TheFPGA

hattheadvvntaaeofhardwareacceleration,whichcanbeusedterealizemulti-moduieparalldprocessing.By

expandingtheinteCacadatebitwidthandimprovingtheclockOequency,theMIImodulewith50Gbit/sfuncz

/onwasdesigned.Comparedwiththeexisting10Gbit/sEteerneMIIspecification,thebitwidthofdateis

changed,whichcannotonlytheoverallmoduledatecanversionbutalsoensurethatt/e

clockOequencyisnotgreatlyimproved,thusmakingt/esystemmorestable.Laraebitwidthdateframingand

conver